NL8100104A - Storingsveilige frequentiedecodeerinrichting. - Google Patents

Description

·. ' - i - .* \

Storingsveilige frequentiedecodeerinrichting.

De uitvinding heeft betrekking op een storings-veilige frequentiedecodeerinrichting voor het bedienen van elk der uitgangsrelais in overeenstemming, met de frequentiecode van een aan de decodeerinrichting aange-5 bracht ingangssignaal, dat kan worden afgegeven door een storingsveilige codegenerator, zoals bijv. beschreven in de samenhangende Amerikaanse octrooiaanvrage Nr.

002.765, ingediend 11 januari 1979 door aanvraagster.

Meer in het algemeen heeft de uitvinding ook betrekking 10 op de technologie, beschreven in de Amerikaanse octrooi-schriften 4.090.173, 3.995.173 en octrooiaanvragen · 873.574 en 002.765 van aanvraagster.

In een aantal industriële toepassingen zoals in de spoorwegtechniek wordt veelvuldig gebruik gemaakt 15 van codegeneratoren voor het overdragen van informatie.

In de spoorwegsignalerings- en regeltechniek kunnen bijv. de snelheid van een voertuig, het toevoeren van voeding aan de motor _ en remmechanismen, het bedienen van lichten van een voertuig en andere funkties automatisch of met 20 de hand worden geregeld in antwoord op gecodeerde informatie, die vanuit aan de weg gelegen stations via de rails worden overgedragen. Deze gecodeerde informatie heeft gewoonlijk de vorm van laagfrequent pulsen met frequenties, die corresponderen met de betreffende regelfunkties, die door 25 de codegenerator worden gevoerd naar de voertuigrails in de vorm van pulsreeksen van lage frequentie, die dan worden gedetecteerd door een decodeerinrichting in een ander station, geprogrammeerd voor het detecteren van de frequentie en bedienen van relais in samenhang met de 30 frequentie van de gedetecteerde inkomende pulstrein.

Daar mensenlevens dikwijls afhankelijk zijn van een veilige werking van het voertuig, die op haar beurt afhankelijk is van een betrouwbaar nauwkeurig detecteren van de pulsfrequentiesignalen, toegevoerd aan de voertuig-35 rails, is het vereist dat spoorwegregelsystemen een storingsveilig gedrag vertonen. Hiertoe wordt in moderne 8100104 y A.

- 2 - * railoverdrachtssystemen gebruikt gemaakt van cycluscontrole-en diversiteitveiligheidstechnieken ter bescherming tegen onveilige toestanden. De cyclische controle omvat een continu testen van een inrichting/ keten of computeropdracht 5 teneinde te waarborgen, dat zij volledig funktioneel is.

De diversiteit houdt het gebruikmaken van twee of meer onafhankelijke kanalen in teneinde een geoorloofde uitgang af te geven, waarbij de kanalen zodanig zijn gekozen, dat een enkelvoudige verbreking niet kan leiden tot identieke 10 storingen in alle kanalen, en alle kanalen moeten overeenkomen alvorens een geoorloofde uitgang wordt geaccepteerd.

Deze veiligheidstechnieken zijn gericht op het bevorderen van een storingsveilige werking, waarbij eventueel optredende storingen neigen te resulteren in een toestand, die niet 15 gevaarlijker (of ten minste even veilig) is als indien een storing in de installatie niet is· opgetreden.

In het verleden werd de funktie van het decoderen van de verschillende pulsfrequenties, kenmerkend van 75, 120 of 180 pulsen per minuut, toegevoerd aan de rails, 20 uitgevoerd door passieve LC-filterketens, elk afgestemd voor een bepaalde pulsherhalingsfrequentie en elk opgebouwd uit inductieve en capacitieve elementen van zeer hoge waarde. Voor elke pulsfrequentie is dus ten minste ëën afgestemde keten nodig. Door de betreffende lage frequenties werd 25 evenwel gebruik gemaakt van massieve,inductieve en capacitieve elementen, die zeer duur, zwaar en omvangrijk waren en een aanzienlijke plaatsruimte innamen. Hoewel dus de voorheen gebruikte passieve ketens in het algemeen betrouwbaar waren doordat de afgestemde frequentie van een dergelijke 30 passieve keten niet gemakkelijk onderhevig is aan veranderingen, hebben niettemin de hiermee verbonden duidelijke nadelen geresulteerd in pogingen tot het vervaardigen van lichtere, kleinere, goedkopere en even betrouwbare alternatieven. Eén van deze alternatieven omvat moderne 35 actieve filtertechnieken, waarin kenmerkend gebruik wordt gemaakt van een rekenversterker en bijbehorende weerstanden en condensatoren in een terugkoppelketen, teneinde een filter te verschaffen, die is afgestemd op de betreffende frequentie. Hoewel actieve filters van dit type aanzienlijk 40 kleiner en goedkoper kunnen worden uitgevoerd, gaan deze 8100104 / t -3 - verbeteringen ten koste van de betrouwbaarheid en meer in het bijzonder ten koste van een garantie van een storingsvrij gedrag doordat in een actieve filterketen een grotere kans op storing bestaat en er in deze typen ketens problemen 5 met betrekking tot het uitvoeren van de cycluscontrole en diversiteitseigenschappen kunnen optreden.

De uitvinding heeft ten doel een verbeterde storingsveilige frequentiedecodeerinrichting te verschaffen, die kleiner, lichter en goedkoper is en geschikt is voor 10 het decoderen van elk van een aantal verschillende inkomende frequentiecodes.

De uitvinding beoogt verder te voorzien in een storingsveilige frequentiedecodeerinrichting, die storings-veilig is gemaakt met behulp van een aantal zelf-controle-15 rende eigenschappen.

De uitvinding beoogt ook te voorzien in een frequentiedecodeerinrichting met microprocessor als grondeenheid, welke inrichting zowel diversiteits- als cyclus-controlekenmerken vertoont teneinde een foutieve detectie 20 of identificatie van frequentiecodes te vermijden,

De uitvinding beoogt bovendien te voorzien in een verbeterde techniek voor het vervaardigen van een volledig storingsveilige elektronische frequentiedecodeerinrichting.

25 Een ander oogmerk van de uitvinding is te voorzien in een verbeterde storingsveilige frequentiedecodeerinrichting, die zowel unieke programmeerfunkties als ketenconstructie-elementen omvat, die ten opzichte van elkaar zijn gecontroleerd<'ter beveiliging tegen code-30 frequentiefouten.

Een verder oogmerk van de uitvinding is te voorzien in een verbeterde storingsveilige frequentiedecodeerinrichting, gevormd door een decodeermicroprocessor en storingsveilige controlenicroprocessor, die achter elkaar 35 werkzaam zijn voor het ontwikkelen en identificeren van de frequentiecode van een inkomend signaal en een uit-gangsbekrachtigingssignaal aan te leggen aan een corresponderend uitgangsrelais voor een tevoren bepaalde tijdsperiode, die correspondeert met een gekozen aantal cycli 40 van de inkomende frequentiecode.

8100 104 - 4 .-

* A

Nog een verder oogmerk van de uitvinding is te voorzien in een verbeterde storingsveilige frequentie-decodeerinrichting, waarmede elk van een aantal verschillende inkomende frequentiecodes kan worden gedecodeerd.

5 Volgens de uitvinding worden de bovengenoemde oogmerken bereikt door te voorzien in een verbeterde frequentiedecodeerinrichting voor het bedienen van één van een aantal uitgangsrelais in overeenstemming met de frequentie-code van een ingangssignaal, aangelegd met de decodeer-10 inrichting, die een decodeerprocessor bevat, die gekoppeld is met het ingangssignaal voor het verwerken van de frequentiecode en werkfraktie van het ingangssignaal. Volgens de uitvinding worden door de decodeerprocessor toelaatbare frequentievensters gevormd, die zijn afgebakend door te-15 voren bepaalde toleranties zodanig, dat het uitgangsrelais, dat correspondeert met een frequentiecode, alleen kan worden bediend wanneer het uitgangssignaal een frequentiecode heeft, die valt binnen een betreffend frequentievenster met een tevoren bepaalde werkfraktietolerantie. Hiertoe 20 levert de decodeerprocessor een aantal controlewoorden, die de decodeerwerking aangeven, waarbij elk van de controlewoorden tevoren bepaalde waarden heeft, gebaseerd op storingsvrij decoderen van het ingangssignaal en waarbij nieuwe controlewoorden voor ten minste elke cyclus van het 25 ingangssignaal worden geleverd ter vervanging van de controlewoorden, geleverd in de voorgaande cyclus van het ingangssignaal.

De storingsveilige frequentiedecodeerinrichting bevat verder een controleprocessor, die samenwerkt met de 30 decodeerprocessor en hiermede is gekoppeld voor het ontvangen van de controlewoorden vanuit de decodeerprocessor. De controleprocessor bevat een microprocessor, die voorzien is van een paar storingsveilige telregisters en van een geheugen met een storingsveilig uitgangsprogramma voor het 35 bedienen van een uitgangsrelais in overeenstemming met de frequentiecode van het ingangssignaal, waarbij de controlewoorden worden gebruikt bij het toevoeren van tevoren bepaalde bitgroepen aan de storingsveilige telregisters en het verminderen van de inhoud hiervan onder besturing 40 van het uitgangsprogramma, waarbij het programma in een 8100104 i - 5 - niet-werkzame toestand komt indien een ongeldig controle-woord wordt geleverd. De inhoud van elk van de storings-veilige telregisters worden dan met elkaar vergeleken en indien geverifieerd is, dat de inhoud van de paren registers 5 een tevoren bepaalde overeenstemming vertonen zodanig, dat de uitgangsinrichting, die correspondeert met de frequentiecode van het ingangssignaal, alleen wordt bediend totdat de telregisters een tevoren bepaalde telstand bereiken en alleen zolang de vergelijking tussen de inhoud van de 10 ene en de andere van het paar telregisters een tevoren bepaalde relatie vertoont.

De decodeerprocessor van de storingsveilige frequentiedecodeerinrichting volgens de uitvinding is gekoppeld met een storingsveilige uitgangspoort met een 15 aantal uitgangsbits, die elk zijn gekoppeld met een betreffend uitgangsrelais, waarbij de decodeerprocessor een storingsveilig-polariteitssignaal toevoert aan het uitgangsrelais, dat correspondeert met de frequentiecode van het ingangssignaal. Anderzijds wordt door het storingsveilige 20 uitgangsprogramma in het geheugen van de controlemicro- processor periodiek een flipflop ingesteld en teruggesteld gedurende het verminderen van de inhoud van de storingsveilige telregisters, teneinde een uitgangssignaal met een tevoren bepaalde frequentie te leveren. Het storings-25 veilige uitgangssignaal van de controleprocessor wordt aangelegd aan een afgestemde storingsveilige stuureenheid, die is afgestemd op de uitgangsfrequentie, verschaft door de controleprocessor, en die een storingsveilig-plussignaal afgeeft aan de ene zijde van elk van de uitgangsrelais 30 na een succesvol verwerken van de controlewoorden, waarbij de andere zijde van elk van de uitgangsrelais respectieve bits van de uitgangspoort van de storingsveilige poort krijgen toegevoerd.

De controleprogramma's van de decodeerinrichting 35 volgens de uitvinding verifiëren kenmerkend een storingsvrije uitgangspoortwerking, het klokken van de decodeerprocessor en controleprocessor, het leveren van uitgangs-informatie en de controlewoorden, de benutting en regeneratie.

40 De uitvinding zal hieronder nader worden toege- 8100104 - 6 - licht aan de hand van de tekening, waarin bij wijze van voorbeeld een gunstige uitvoeringsvorm van de storings-veilige frequentiedecodeerinrichting volgens de uitvinding is weergegeven. Hierin toont: 5 fig. 1 een blokschema van de storingsveilige frequentiedecodeerinrichting volgens de uitvinding, fig. 2 een verder blokschema van de storingsveilige frequentiedecodeerinrichting volgens de uitvinding, dat meer en detail de frequentiedecodeerprocessor en 10 controleprocessor toont, fig. 3a en 3b meer en detail blokschema's van de storingsveilige frequentiedecodeerinrichting uit fig. 1, fig. 4 een schakelschema van de storingsveilige poort in de storingsveilige frequentiedecodeerinrichting 15 volgens de uitvinding, fig. 5 een schakelschema met details van de storingsveilige teststuureenheid, en uitgangsstuureenheid van de frequentiedecodeerinrichting volgens de uitvinding, en 20 fig. 6 een schema van gekozen tijdsintervallen, gebruikt voor het identificeren van de frequentiecode en testen van de werkfraktie.

De met elkaar corresponderende organen in de verschillende figuren zijn met dezelfde verwijzingscijfers 25 aangeduid. Zoals in fig. 1 is weergegeven, bevat de storingsveilige frequentiedecodeerinrichting volgens de uitvinding een decodeerprocessor 2, die gekoppeld is met een storingsveilige poort 3, en een controleprocessor 4.

De controleprocessor 4 bevat een logische controlewoord-30 decodeerketen 5, waarvan een ingang is gekoppeld met de decodeerprocessor 2, terwijl een uitgang hiervan is gekoppeld met de storingsveilige stuureenheid 6. De controleprocessor 4 bevat verder een frequentiecodeblokpulsgenerator voor het toevoeren van een kloksignaal aan de decodeer-35 processor 2.

Nadat de frequentie en de werkfraktie van het frequentiecode-ingangssignaal door de decodeerprocessor 2 is verwerkt en is toegevoerd aan de storingsveilige poort 3, zal.deze poort een storingsveilig minsignaal afgeven 40 aan éën zijde van het uitgangsrelais, welk signaal corres- 8100104 - 7 - A * » pondeert met de inkomende frequentiecode. De corresponderende zijden van de niet gekozen uitgangsrelais worden dan met behulp van isolatorketens op een neutraal logisch niveau gehouden zoals later nog nader zal worden uiteengezet. 5 De andere zijden van elk van de uitgangsrelais zijn onderling verbonden en krijgen een storingsveilig plussignaal toegevoerd vanuit de controleprocessor 4 indien zoals eveneens nog nader zal worden uiteengezet door de decodeer-processor 2 geldige controlewoorcleny aSgegeven, die duiden 10 op een storingsvrij gedrag. Wanneer geldige controlewoorden achterwege blijven zal de controleprocessor 4 geen storingsveilig plussignaal afgeven, waardoor een bekrachtiging van de uitgangsrelais achterwege blijft ondanks een aan de uitgang van de storingsveilige poort 3 verschijnend 15 storingsveilig minsignaal.

Zoals fig. 2 toont, bevat de storingsveilige frequentiedecodeerinrichting volgens de uitvinding een hoofdprocessor 10, die via een adreslijn 14 gekoppeld is met een hoofdgeheugen 12 en via een informatielijn 18 20 gekoppeld is met een controlewoordgrendelketen 16, welke grendelketen 16 via een verdere lijn 20 ook is gekoppeld met het geheugen 12. De storingsveilige frequentiedecodeerinrichting volgens de uitvinding bevat verder een storingsveilige tijdregeleenheid-processor 22, die via een adres-25 lijn 24 is gekoppeld met een storingsveilig tijdregel-eenheid-geheugen 26 en verder via een informatielijn 28 gekoppeld met de controlewoordgrendelketen 16. Een storingsveilige tijdregeleenheid-geheugen 26 is verder via een lijn 30 gekoppeld met de informatielijn 28.

30 De hoofdprocessor 10 is verder voorzien van een uitgangslijn 32, die gekoppeld is met een storingsveilige teststuureenheid 34, die een storingsveilige minuitgang 36 afgeeft aan een storingsveilige uitgangspoort 38. Evenzo is de storingsveilige tijdregeleenheidprocessor 35 voorzien van een uitgang 40, die voert naar de storingsveilige uitgangsstuureenheid 6, die een storingsveilige plusuitgang 44 afgeeft aan de storingsveilige uitgangspoort 38. De storingsveilige uitgangspoort 38 is op haar beurt via een lijn 46 gekoppeld met de informatielijn 18.

40 De werking van de in fig. 2 weergegeven 8100104 * β, - 8 - storingsveilige frequentiedecodeerinrichting volgens de uitvinding zal hieronder nader worden uiteengezet. Code-frequentie-ingangssignalen worden toegevoerd aan de hoofdprocessor 10, waarvan de programmering wordt bestuurd met 5 behulp van de programma's, bewaard in. het hoofdgeheugen 12.

De hoofdprocessor 10 reageert op logische niveau veranderingen aan haar pulsingangsklem en berekent de periode en werk-fractie van de inkomende pulsingangen.Deze berekening wordt in twee fasen uitgevoerd, te weten een fase A, waarin de 10 pulsingang verandert van een hoog naar een laag logisch niveau, en een fase B, waarin de pulsingang verandert van een laag naar een hoog logisch niveau. Aldus wordt voor elke halve cyclus van het inkomende pulsingangssignaal een berekening van de pulsperiode ~en ware fraktie uitgevoerd 15 in de fase A of de fase B, die wordt vergeleken met de voorgaande fase B- of fase A-uitkomensten teneinde vast te stellen of er in opeenvolgende overlappende perioden van de pulsingangen al dan niet een aanvaardbare frequentie-code en dezelfde frequentiecode is ontvangen.

20 Direkt nadat door de hoofdprocessor 10 is vastgesteld, dat een toelaatbare frequentiecode is ontvangen, worden door de snelheidsprocessorcontrole subprogramma's ingevoerd voor het leveren van verschillende controlewoorden, die het systeemgedrag aangeven. Deze 25 controlewoorden worden opgeborgen in de controlewoord-grendelketen 16 en overgedragen naar het storingsveilige tijdregeleenheid-geheugen 26 via de informatielijn 28 en de lijn 30 voor uiteindelijke benutting door de storingsveilige tijdregeleenheid-processor 22. Verder 30 wordt de hoofdprocessor 10 via de informatielijn 18 en de lijn 46 (die in wezen een enkele lijn is) een informatie-bitgroep afgegeven aan de storingsveilige poortketen 3.

De storingsveilige poortketen 3 is voorzien van een ingangspoort en een uitgangspoort zoals later uitvoeriger zal 35 worden uiteengezet, waarbij de uitgangspoort een aantal bits heeft, die elk gekoppeld zijn met één van de door de storingsveilige frequentiedecodeerinrichting volgens de uitvinding te besturen respectieve relais. De informatie-bitgroep, die correspondeert met de geïdentificeerde 40 frequentiecode van de pulsingangssignalen aan de hoofd- 8100104 i Λ \ - 9 - processor, wordt via de uitgangspoort van de storings-veilige poortketen 3 aangelegd aan één zijde van de relais zodanig, dat een storingsveilig minsignaal wordt aangelegd aan de ene zijde van het uitgangsrelais, dat correspondeert 5 met de geïdentificeerde inkomende frequentiecode. De andere zijden van de uitgangsrelais zijn onderling verbonden en gekoppeld met de uitgang 44 van de storingsveilige uitgangsstuureenheid 6,die een storingsveilig plus-signaal afgeeft aan de uitgangsrelais nadat door de storings-10 veilige tijdregeleenheidprocessor opeenvolgend de geleverde controlewoorden zijn verwerkt voor elke overlappende cyclus van de inkomende pulsingangssignalen en voor een tevoren bepaalde tijdsperiode na het identificeren van verschillende pulsperioden en/of buiten de tolerantie 15 komende werkfrakties in wisselende overlappende perioden teneinde een incidentele foutieve snelheidscode-identificatie als gevolg van ruis aan de ingangslijn naar de hoofdprocessor toe te laten zoals nog nader zal worden uiteengezet. In elke halve cyclus van de pulsingangssignalen 20 aan de hoofdprocessor 10 wordt dus de frequentiecode van de inkomende pulssignalen geïdentificeerd, worden nieuwe controlewoorden geleverd, en wordt het gedrag van de storingsveilige frequentiedecodeerinrichting geverifieerd teneinde vast te stellen of eventueel uitgangsrelais 25 moeten worden bekrachtigd voor een tevoren bepaalde tij dsperiode.

De constructieve opbouw van de storingsveilige frequentiedecodeerinrichting volgens de uitvinding zal nader worden uiteengezet aan de hand van fig. 3a en 3b.

30 Zoals fig. 3a toont, is het hoofdgeheugen 12 opgebouwd uit een aantal programmageheugeneenheden 46, die kunnen zijn uitgevoerd als conventionele permanente geheugens, en uit tenminste één informatie-uitlees-inschrijfgeheugen 48, dat kan zijn uitgevoerd als conventioneel digitaal 35 vrij toegankelijk geheugen. De hoofdprocessor 10 is verder zoals fig. 3a toont voorzien van een kristalklokpuls-generatorketen 50, die kloksignalen toevoert aan de hoofdprocessor 10 en aan een klokcontroledeler 52, die gekoppeld is met een klokcontrolegrendelketen 54 door 40 tussenkomst van een klokcontrolelijn 56.

» 8100104 9 - 10 -

De storingsveilige tijdregeleenheidprocessor 22 is voorzien van een klokpulsgeneratorketen 58 voor het klokken van de storingsveilige tijdregeleenheidprocessor 22. De uitgang van de klokpulsgeneratorketen 58 wordt 5 verder toegevoerd aan een klokdeler 60 (fig. 3b), die een :125-deling uitvoert en met haar uitgang is aangesloten op een flipflop 62. De flipflop 62. is op haart beurt met haar uitgang 64 gekoppeld met een INT-ingang van de hoofdprocessor 10, die gebruikt wordt voor het klokken van 10 registers in de hoofdprocessor 10 voor het identificeren van de frequentiecode en als onderbreking in een klok-controle-sub-programma zoals hieronder nader zal worden uiteengezet. De klokpulsgeneratorketen 58, de deler 60 en de flipflop 62 maken dus gezamenlijk .deel uit van de 15 bovengenoemde frequentiecodeklokpulsgeneratoreenheid 7.

Voor elke uitgang van de deler 60 zal de uitgang 64 van de flipflop van toestand veranderen, waardoor in de hoofdprocessor een klokcontrole-subprogramma wordt ingevoerd, waarmede de periode van de klokpulsgenerator-20 keten 50 kan worden vergeleken met de periode van de klokpulsgeneratorketen 58 teneinde een storingsvrij gedrag van deze ketens te verifiëren. Wanneer de hoofdprocessor 10 aan haar INT-ingang een uitgangssignaal 64 aanneemt zal deze hoofdprocessor een paar signalen SO en SI via een 25 poort 66 afgeven aan de terugstelingang van de flipflop 62 zodat deze flipflop van toestand verandert en dan gemakkelijk een verdere onderbrekingsopdracht aanneemt van de klokpulsdeler 66.

Zoals in fig. 3 is weergegeven, bevat het 30 storingsveilige tijdregeleenheid-processorgeheugen 36 evenals het geheugen 12 tenminste ëën programmageheugen 46 en tenminste éën uitlees/inschrijf-geheugen 48, die gekoppeld zijn met de tijdregeleenheids-centrale processor-eenheid-informatielijn 28 via de lijn 30 (die in wezen 35 een enkele lijn is) en met de storingsveilige tijdregeleenheidprocessor 22 via de adreslijn 24. Controlewoorden, die tijdelijk zijn opgeborgen in de controlewoordgrendel-keten 16, worden van hieruit overgedragen in het geheugen 48 voor verdere verwerking van de storingsveilige tijd-40 regeleenheidprocessor 22 onder besturing van het programma- 8100104 p * - 11 - geheugen 40 van het storingsveilige tijdregeleenheid-processorgeheugen 26.

Met de hoofdprocessor 10 en de storingsveilige tïjdregeleenheidprocessor 22 uit fig. 2 zijn een paar 5 terugstelketens 68 gekoppeld (fig. 3a), die de interne registers van deze twee processors 10 en 22 op nul terugstellen gedurende de periode, dat geen pulsfrequentiesignalen worden aangelegd aan de EF4-ingang aan de hoofdprocessor 10. Elk van de terugstelketens 68 wordt gevormd door een 10 relaxatie-oscillator met een tijdconstante, bepaald door een condensator Cl en een weerstand Rl, die zodanig met een transistor Tl en een poortelement Gl zijn verbonden dat een wissignaal periodiek wordt aangelegd aan de processors 10 en 22 met een frequentie, die aanzienlijk 15 lager is dan de inkomende pulsfrequentiecodes teneinde te waarborgen, dat geen van de beide processors 10 en 22 abusievelijk in een foutieve toestand wordt gehouden.

Na het detecteren van een toelaatbare pulsfrequentie wordt echter de storingsveilige tïjdregeleenheidprocessor 20 22 geprogrammeerd voor het leveren van een terugstel- afhoudsignaal aan een uitgang NEE van een storingsveilige tïjdregeleenheidprocessor, die wordt aangelegd aan de basis van de transistor Tl van elke terugstelketen 68 via een koppelingsweerstand in periodieke intervallen 25 teneinde te waarborgen, dat de ingang aan elke poort Gl van de terugstelketen 68 op een logisch laag niveau wordt gehouden, waardoor een verdere terugstelling van de processors 10 en 12 wordt verhinderd voor de tijdsduur van het terugstelafhoudsignaal en voor een tijdsperiode 30 hierna in afhankelijkheid van de tijdsconstante van de condensator Cl en de weerstand R2, die gekoppeld zijn tussen de collector van de transistor Tl en het knooppunt van Cl en Rl zoals weergegeven in fig. 3a.en 3b.

Zoals fig. 3a toont, is verder een "drie-bits 35 naar acht-bits" decodeereenheid aanwezig, aan de ingang waarvan drie uitgangsbits NO, NI en N2 van de hoofdprocessor 10 verschijnen, en waarvan ten minste zeven uitgangsbits voeren naar verschillende ketens van de storingsveiligheidfrequentiedecodeerinrichting volgens 40 de uitvinding. De uitgangsbits n. ...... n7 van de 8100104 - 12 - decodeereenheid 70 zijn tevoren bepaald teneinde op te treden in bepaalde tijdsperioden gedurende het verwerken van een inkomend frequentiecodesignaal en dienen als vrijgeef- en/of kloksignalen voor de verschillende respec-5 tieve ketens. De uitgang n^ van de decodeereenheid'70 wordt bijv. gebbuikt voor het vrijgeven van de klokcontrole-grendelketen 54.door tussenkomst van een inverteerelement 72, terwijl de uitgang n2 van de decodeereenheid 70 evenzo wordt gebruikt voor het vrijgeven van een uitgang 10 van de storingsveilige poort 40 zoals later zal worden uiteengezet. De decodeereenheiduitgang n^ wordt met een verdere uitgang TPB van de hoofdprocessor gevoerd naar een poort 74 teneinde een kloksignaal af te geven voor het invoeren van informatie vanuit de hoofdprocessor-15 informatielijn 18 naar de controlewoordgrendelketen 16 wanneer de signalen TPB en n^ beide op een hoog logisch niveau zijn, en voor het klokken van een flipflop 75, die dan een uitgang afgeeft aan de storingsveilige tijd-processor 22, die aangeeft, dat een controlewoord 20 gereed is om te worden ingevoerd in de processor 22.

Evenzo wordt de uitgang n^ van de decodeereenheid 70 tezamen met het uitgangssignaal TPB van de hoofdprocessor 10 gevoerdunaar een poort 76 teneinde een kloksignaal af te geven voor het klokken van de informatie naar de 25 storingsveilige poort 40. De uitgangen ng en n7 van de decodeereenheid 70 worden aangelegd aan de storingsveilige uitgangstuureenheid 44 teneinde een middel te verschaffen voor het vrijgeven van de uitgang 40 van de storingsveilige tijdregeleenheidprocessor 22 alleen gedurende 30 tijdsperioden, waarin dit vrijgeven mag optreden, waarbij meer in het bijzonder het storingsveilig plus^^naal naar de relais wordt vergrendeld naar een tevoren bepaalde logische toestand gedurende het testen van de storingsveilige poort door middel van de testuitgang 32 vanuit 35 de hoofdprocessor 10 zoals later nog nader zal worden beschreven.

De in fig. 2 blokschematisch weergegeven storingsveilige poorteenheid 3 is meer en detail weergegeven in fig. 4 en is zoals fig. 4 toont voorzien van een 40 relaisstuureenheidgrendelketen 78, die dient als ingangs- 8100104 - 13 - poort aan de storingsveilige poorteenheid 3 en via lijnen 80 is gekoppeld met relaisstuurorganen 82. De uitgangen van de relaisstuurorganen 80 zijn zoals fig. 4 toont via lijnen 68 en 84 gekoppeld met uitgangsrelais 5 96 teneinde een storingsveilig minsignaal af te geven aan het relais, dat correspondeert met de door de hoofdprocessor geïdentificeerde frequentiecode. De lijn 86 is verder gekoppeld met isolatoren 88, waarvan de uitgangen via lijnen 92 worden afgegeven aan een stuur-10 controlebufferketen 90, die dient als uitgangspoort voor de storingsveilige poorteenheid 3. De bufferketen 90 is via lijnen 94 gekoppeld met de hoofdprocessorinformatie-verzamellijn 18.

Zoals fig. 4 toont, worden de optische isolatoren 15 gevormd door licht-emitterende dioden 88a en lichtgevoelige transistoren 88b, die gekoppeld zijn met de verzamellijn 86 zodat het toevoeren van een storings-veilig-minsignaal aan ëên van de betreffende relais een luminescentie veroorzaakt van de licht-emitterende diode 20 88a, die gekoppeld is met de betreffende bit van de verzamellijn 86 wanneer een testH—signaal 36 wordt geleverd door de storingsveilige teststuureenheid 34.

De collectors van elk van de isolator-transistoren 88b zijn gekoppeld met de controlebufferketen of uitgangspoort 25 90 van de storingsveilige poorteenheid 40 met een onder linge verschuiving van ëën bit teneinde een poorttest-' programma vrij te geven zoals nog nader zal worden uiteengezet. Op gunstige wijze is gebruik gemaakt van optische isolatoren teneinde de uitgangspoortketen 90 30 te isoleren van de ingangspoortketen 78, daar deze optische isolatoren in sterke mate ongevoelig zijn voor ruis, die kenmerkend optreedt bij het verbinden van isolatoren met de uitgangsrelais 96. Opgemerkt wordt echter, dat telkens wanneer een test+—signaal wordt aangelegd aan de storings-35 veilige uitgangspoorteenheid 3, dit storingsveilige +-signaal, dat zoals fig. 4 toont, wordt toegevoerd aan de relais, wordt vergrendeld gehouden op een logisch laag niveau door tussenkomst' van de uitgangen ng en n7 van de decodeer-eenheid 70 teneinde een voortijdige bekrachtiging van de 40 uitgangsrelais 96 te vermijden.

8100 104 - 14 -

De storingsveilige teststuureenheid 34 en storingsveilige uitgangsstuureenheid 6 uit fig. 2 zijn meer en detail voorgesteld in fig. 5. Het van de hoofdprocessor 10 afkomstige tijd-variërende testsignaa! 32 5 wordt na het invoeren in de storingsveilige teststuureenheid 34 zoals fig. 5 toont gefilterd en vervolgens gelijkgericht, waarna een test+~signaal 38 wordt afgegeven, dat zoals boven uiteengezet is wordt toegevoerd aan de storingsveilige uitgangspoortketen 38. De storingsveilige 10 teststuureenheid 34 bevat zoals fig. 5 toont een buffer-stuureenheidstrap 96, die een laagimpedante filtertrap 98 bestuurt, die op haar beurt via een transformatorkoppeling is gekoppeld met een gelijkrichtertrap 100, waarvan de uitgang capacitief gefilterd wordt voor het leveren van 15 het testt-signaal 38. De hoofdprocessor 10 is geprogrammeerd voor het veranderen van het uitgangsniveau van het uitgangssignaal 38 naar de storingsveilige teststuureenheid 34 met een frequentie van 10 kHz, die uiteraard de frequentie is, waarop de filtertrap 98 is afgestemd. Er 20 wordt dus alleen een test+~signaal 38 afgegeven indien de hoofdprocessor succesvol een testsignaal 38 van 10 kHz levert met behulp van testprogramma's, bewaard in het programmageheugen 46 van het hoofdprocessorgeheugen 12 waardoor een verdere controle met betrekking tot de storings-25 vrije werking van de hoofdprocessor 10 wordt verschaft.

De storingsveilige uitgangsstuureenheid 42 uit fig. 3a is zoals fig. 5 toont op soortgelijke wijze opgebouwd als de storingsveilige teststuureenheid 34, met dit verschil, dat de'filtertrap 98 van de storings-30 veilige uitgangsstuureenheid natuurlijk is afgestemd op de frequentie van het storingsveilige uitgangssignaal 40, geleverd door de storingsveilige tijdregeleenheidprocessor 22, waarvan de frequentie in dit uitvoeringsvoorbeeld 15 kHz bedraagt. Zoals echter fig. 5 toont, bevat de storings-35 veilige uitgangsstuureenheid een aanvullende logische keten, die geklokt wordt door de uitgangen ng en n^ van de decodeereenheid 7 teneinde te waarborgen, dat het storingsveilige +-*uitgangssignaal van de storingsveilige uitgangsstuureenheid 42 wordt vrijgegeven gedurende het 40 testprogramma, waarin het test+—signaal wordt geleverd.

8100104 0 - 15 -

Verder is het storingsveilige +-signaal aan de gelijkrichter-trap van de storingsveilige uitgangsstuureenheid 42 door middel van een afzonderlijke optische isolatorketen 100 teruggekoppeld naar een afzonderlijke ingang van de hoofd-5 processor 10 als middel om de hoofdprocessor 10 te informeren teneinde succesvol een storingsveilig +-uitgangssignaal te leveren.

De werking van de storingsveilige frequentie-decodeerinrichting volgens de uitvinding zal hieronder 10 meer en detail worden uiteengezet.

Zoals boven is opgemerkt, dient de hoofdprocessor 10 voor identificeren van de codefrequentie van het hieraan aangelegde frequentiecodesignaal, welke identificeerbewerking wordt uitgevoerd in twee fasen, die een halve cyclus van 15 het inkomende signaal overlappen. Wanneer het inkomende frequentiecodesignaal van logisch niveau verandert, wordt êên van de twee fasen van de hoofdprocessorprogramma's ingeleid zodanig, dat een niet nader weergegeven intern telregister van de processor 10 een eerste frequentievenster -20 getal, bewaard in het geheugen, krijgt toegevoerd, van welk telregister de inhoud vervolgens wordt verminderd met behulp van de hoofdprocessorklokketen 50 totdat de inhoud van dit telregister nul is geworden. Het verminderen van het eerste frequentievenster tot nul vindt plaats in een tijdsperiode, 25 die gelijk gekozen is aan de minimum toelaatbare periode van de inkomende frequentiecode, of anders gezegd correspondeert met de ingangssignalen met frequenties, die groter zijn dan de hoogst toelaatbare codefrequentie. Indien het logische niveau van het inkomende frequentiecodesignaal 30 êên volledige cyclus verandert alvorens het eerste frequentievenster door tussenkomst van de hoofdprocessor 10 is verlaagd tot nul, wordt hiermee aangegeven, dat de codefrequentie hoger is dan de hoogst toelaatbare frequentie van de toelaatbare inkomende frequentiecodesignalen, hetwelk 35 aangeeft, dat er geen geldige frequentiecode is geïdentificeerd. Derhalve wordt door de hoofdprocessor geen verdere actie ondernomen en wordt het verwerkings-sub-programma fase A van de hoofdprocessor 10 opnieuw gestart teneinde opnieuw het eerste frequentievenster toe te voeren aan de 40 telregisters van de hoofdprocessor 10 na het detecteren 8 1 0 0 1 0 4 - 16 - van een verandering van het inkomende frequentiecode-signaal van een eerste logisch niveau naar een tweede logisch niveau.

Indien anderzijds het eerste frequentievenster 5 in de telregisters van de hoofdprocessor 10 is gedaald tot nul, zal aan deze telregisters een tweede frequentievenster worden toegevoerd, dat correspondeert met de maximum toelaatbare tolerantie van de hoogste frequentie van het inkomende frequentiecodesignaal. Dit tweede 10 frequentievensterwoord wordt vervolgens verlaagd tot nul in de telregisters evenals het geval was met het eerste frequentievensterwoord, waarbij de hoofdprocessor opnieuw een logische niveauverandering van het frequentiecodesignaal controleert, hetwelk de beëindiging aangeeft van 15 één periode van het inkomende frequentiecodesignaal.

Indien dit optreedt gedurende het tweede frequentievensterwoord, waarvan de tijdsduur correspondeert met de toelaatbare tolerantie van de hoogst te verwachten frequentie, verschaft dit een aanwijzing van een frequentiecode, 20 die correspondeert met de hoogste toelaatbare frequentie, waarna de hoöfdprocessor wordt geprogrammeerd voor het invoeren van controleprogramma's zoals: hieronder nader zal worden beschreven.

Zoals boven opgemerkt, wordt gedurende de fase A 25 van het verwerken van het inkomende frequentiecodesignaal door de hoofdprocessor 10 de tijdsduur gedetecteerd, die nodig is om de inhoud van de telregisters te verlagen vanaf het tijdstip, waarop'het frequentiecodesignaal van een eerste logisch niveau verandert naar een tweede logisch 30 niveau, en vervolgens terug naar eerste logisch niveau, en weer terug.naar het tweede logisch niveau, welke tijdsduur één volledig cyclus van het inkomende frequentiecodesignaal bestrijkt. Verder wordt door de hoofdprocessor 10 het halve-cycluspunt van het inkomende frequentiecodesignaal 35 gedetecteerd, dit is de tijdsduur, die nodig is om het inkomende frequentiecodesignaal te doen veranderen van het eerste logische niveau naar het tweede logische niveau en volgens terug naar het eerste logische niveau. De halve-cyclustijd wordt omgezet in een binair logisch woord, 40 waarna een deelwoord wordt opgevraagd, en is afgeleid van 8100104 - 17 - een verder telregister, dat continu elke klokpuls telt naar de inhoudverlagende telregisters. Indien bijv. een geldige inkomende frequentiecode v/ordt gedetecteerd als gevolg van een vereiste logische niveauverandering gedurende 5 het verlagen van het tweede frequentievensterwoord, wordt een restwoord geleverd, dat gebaseerd is op de telling van de inhoud-verlagende telregisters ten tijde van het optreden van een cyclisch logische niveauverandering van de frequentiecode en v/ordt opgeborgen in het geheugen 48 10 tezamen met het deelwoord alvorens het wordt geleverd voor het verifiëren van een acceptabele werkfraktie, dit is een werkfraktie, die ligt binnen toelaatbare toleranties. Indien echter het frequentiecodesignaal niet van logisch niveau verandert, dit is van het tweede logische niveau terug 15 naar het eerste logische niveau, gedurende het verlagen van het tweede frequent!evensterwoord, doch in plaats hiervan het tweede frequentievensterwoord wordt verlaagd tot nul, zal'een derde frequentievensterwoord wordt ingevoerd in de telregisters van de hoofdprocessor 10 en weer worden 20 verlaagd evenals het geval was voor het eerste en het tweede frequentievensterwoord. Het derde frequentievensterwoord verschaft een tweede periode, waarin geen aanvaardbaar codefrequentiesignaal van het tweede logische niveau zal terugveranderen naar het eerste logische niveau en 25 correspondeert, met het codefrequentiegebied tussen de hoogst aanvaardbare codefrequentie en de volgende hoogst aanvaardbare codefrequentie. Indien derhalve door de hoofdprocessor 10 een volledige cyclus-terugkeer naar het eerste logische niveau wordt gedetecteerd gedurende het derde 30 frequentievensterwoord, verschaft dit een aanwijzing van een onaanvaardbare codefrequentie en wordt het codefrequentie-programma van de hoofdprocessor opnieuw gestart voor het eerste frequentiecodewoord. Indien daarentegen een tweede terugkeer naar het tweede logische niveau niet wordt 35 gedetecteerd gedurende het verlagen van het derde frequentievensterwoord en de inhoud van de telregisters wordt verlaagd tot nul, zal een vierde frequentievensterwoord, dat correspondeert met de tweede hoogste frequentie van aanvaardbare codefrequenties worden ingevoerd in de telregisters 40 van de hoofdprocessor 10 en vervolgens worden verlaagd in 8100104 o - 18 - afwachting op het detecteren van de beëindiging van een volledige cyclus van het inkomende frequentiecode-signaal, hetwelk een geldige codefrequentie aangeeft, die correspondeert met de tweede hoogst toelaatbare 5 frequentie. Indien een cyclusbeëindiging wordt gedetecteerd door de hoofdprocessor gedurende het verlagen van het vierde frequentievensterwoord zal een restwoord worden geleverd en worden opgeborgen in het geheugen 48 voor verdere verwerking tezamen met het bijbehorende deelwoord 10 teneinde vast te stellen of het inkomende frequentie-codesignaal met een frequentie, die correspondeert met de tweede hoogste frequentie, bovendien gekenmerkt wordt door een werkfraktie, die ligt binnen aanvaardbare tevoren bepaalde toleranties.

15 Indien het vierde frequentievensterwoord wordt verlaagd tot nul in de telregisters van de hoofdprocessor 10 alvorens een cyclusbeëindiging is gedetecteerd door de hoofdprocessor 10, zal een vijfde frequentievensterwoord, dat correspondeert met een verder onaanvaardbaar frequentie-20 gebied, worden ingevoerd in de telregisters 10, waarvan de inhoud dan weer wordt verlaagd. Indien een cyclus-beëindigingdetectie wordt aangetekend gedurende het verlagen van het vijfde frequentievensterwoord of elk hierna volgend oneven genummerd frequentievensterwoord, wordt 25 een onaanvaardbare codefrequentie aangegeven en worden de codefrequentieverwerkingsprogramma's van de hoofdprocessor 10 gestart met het eerste frequentievensterwoord.

Indien daarentegen geen cyclusbeëindiging wordt gedetecteerd gedurende het vijfde frequentievensterwoord, zal vervolgens 30 een zesde frequentievensterwoord, dat correspondeert met de derde -hoogst toelaatbare frequentie van de inkomende frequentiecodes worden ingevoerd in de telregisters van de hoofdprocessor 10 en worden verlaagd. Indien vervolgens het beëindigen i van een fase A-cyclus wordt gedetecteerd 35 gedurende het verlagen van het zesde frequentievensterwoord of een hierna volgend even genummerd frequentievensterwoord zal een aanvaardbare frequentiecode worden gedetecteerd, en wordt een restwoord gevormd, en worden het restwoord en het corresponderende deelwoord opgeborgen in het geheugen 40 48 voor verdere werkfraktie-tolerantieverwerking.

8100 104 - 19 -

De verwerking van de fase B van het inkomende frequentiecodesignaal wordt op vrijwel dezelfde wijze als de verwerking van de fase A uitgevoerd. Echter het invoeren van de frequentievensterwoorden in de respectieve fase B-5 telregisters in de hoofdprocessor 10 wordt gedurende de fase B uitgevoerd telkens wanneer gedetecteerd wordt, dat het inkomende frequentiecodesignaal van een tweede logisch niveau of laag niveau verandert naar een eerste logisch niveau of hoog niveau, dit in tegenstelling tot bij de 10 verwerking van de fase A van het inkomende frequentiecodesignaal. Op deze wijze worden door de fase A- en fase B-programma's volledige cycli van het inkomende frequentiecodesignaal verwerkt, die een overlapping van een halve cyclus hebben. Bij het detecteren van een geldige frequentie-15 code zal evenwel het eindprodukt van het fase B-programma weer een restwoord zijn, dat gebaseerd is op de telling, die in de telregisters overblijft na het detecteren van een cyclusbeëindiging, en haar corresponderende deelwoord.

%

Daar conventionele passieve decodeerinrichtingen 20 kenmerkend signalen met AAN- en UlT-tijden, die meer dan 20 % verschillen, verwerpen, is' de frequentiedecodeer-inrichting volgens de uitvinding ontworpen voor het uitvoeren van werkfraktiecontroletesten aan het inkomende frequentiecodesignaal tot deze grens. Er kunnen echter 25 enige werkfraktietolerantiegrenzen anders worden gespecificeerd, daar de werkfraktiecontroles worden ingevoerd door middel van tabelwaarden zoals nog zal worden uiteengezet, welke tabelwaarden indien gewenst voor elke codefrequentie anders kunnen worden gespecificeerd.

30 De werkfraktie van het inkomende frequentie codesignaal wordt gecontroleerd met een hulpprogramma, dat eenvoudige rekenkundige funkties uitvoert op de gemeten AAN- en UIT-tijden zoals aangeboden door de restwoorden en deelwoorden, eerder opgeborgen in het informatie-35 uitlees-inschrijfgeheugen 48 van het hoofdprocessorgeheugen 12.

De rekenkundige werkfraktietolerantiecontrole programma's zullen hieronder nader worden uiteengezet aan de hand van fig. 6. In het golfvormendiagram volgens fig. 6 40 is bij a een kenmerkende frequentiecodesignaalgolfvorm 8100104 - 20 - weergegeven, die bijv. kan worden verwerkt door het fase A-frequentiecodeverwerkingsprogramma van de hoofdprocessor 10.

In fig. 6(b) stelt A-de tijdsduur voor, waarover het eerste frequentievensterwoord afneemt, terwijl B de tijdsperiode 5 voorstelt, waarover de inhoud van de fase A-telregisters afneemt gedurende het afnemen van een tweede frequentievensterwoord, dat correspondeert met de maximum toelaatbare frequentie van het codefrequentiesignaal. In fig. 6 bij (c) correspondeert het tijdsinterval C met de halve cycli van 10 het codefrequentiesignaal zoals voorgesteld door het deelwoord, gevormd door de hoofdprocessor 10, welk deelwoord eenvoudig de uitgang kan zijn van een teller, die geklokt is met hetzelfde kloksignaal, dat de inhoud van de eerdergenoemde telregisters doet afnemen voor de tijdsperiode, 15 aangeduid met C. Het in fig. 6 bij (c) voorgestelde tijdsinterval C correspondeert met het restwoord, dat geleverd wordt bij het afnemen van de inhoud van de telregisters van de hoofdprocessor na het detecteren van de beëindiging van een fase A-cyclus. In fig. 6 bij (d) correspondeert het 20 tijdsinterval E met het minimum toelaatbare deelwoord, terwijl bij (e) het tijdsinterval F correspondeert met het maximum toelaatbare deelwoord, waarbij deze tijdsintervallen E en F gezamenlijk het werkfraktietolerantiegebied voorstellen.

De (f) en (g) voorgestelde tijdsintervallen G en H stellen 25 in het geheugen opgeslagen testwaarden voor, die worden vergeleken met de waarden, voorgesteld door E en F, in een testprogramma voor het verifiëren:of de hoofdprocessor in staat is tot het detecteren van een werkfraktie buiten het tolerantiegebied.

30 Rekenprogramma's van het werkfraktiecontrole- programma beginnen met het normaliseren van het deelwoord C, bewaard in het geheugen, nadat een verandering van het tweede logische niveau naar het eerste logische niveau heeft plaatsgevonden zoals in fig. 6 bij (c) is voorgesteld. Een 35 normalisatie van een deelwoord tot een nominale waarde is nodig doordat het tweede frequentievensterwoord correspondeert met een toelaatbaar gebied, waardoor het noodzakelijk is om de gemeten deelwaarde te normaliseren tot de mediaan van het gebied, afgebakend door het tweede frequentievenster 40 (of even genummerd frequentievenster indien vervolgens 8100104 - 21 - freguentlevensters van hogere orde worden getest). De normalisatie wordt bewerkstelligd door het bewaarde rest-woord naar links te verschuiven teneinde een vermenigvuldiging met een faktor 2 uit te voeren. Nadat het produkt 5 van deze vermenigvuldiging is afgetrokken van het betreffende frequent!evensterwoord, gedurende welk woord een cyclusbeëindiging wordt gedetecteerd, zal de uitkomst van deze aftrekking naar rechts worden verschoven teneinde door twee te delen, waarbij het verkregen quotiënt vervolgens 10 wordt afgetrokken van de waargenomen deelwaarde teneinde een genormaliseerd deelwoord C' af te leiden, hetwelk kan worden gedefinieerd door de volgende betrekking: C' = C - (B- (2 x D)) /2 (1)

Na het afleiden van de genormaliseerde deelwaarde C' wordt het 15 genormaliseerde deelwoord C’ vergeleken met ten minste öf het minimumdeelwoord G, berekend als 40% van de gemeten periode, zoals bepaald door het detecteren van een cyclusbeein-diging in het betreffende frequentievensterwoord, öf het maximum toelaatbare deelwoord F zoals voorgesteld in fig. 6e) 20 berekend als 60% van de gemeten periode. Voor het verifier-ren van de werkcyclus binnen de toelaatbare toleranties zijn derhalve de volgende betrekkingen nodig:

Cr - E > O (2) F - C' > O (3) 25 Opgemerkt wordt echter , dat daar de werkcyclustoleranties worden gecontroleerd voor zowel fase A als fase B, het enkel nodig is de genormaliseerde werkfractie van elke fase met betrekking tot hetzij de maximum, hetzij de minimum toelaatbare werkfractie te controleren, daar de uitkomst van de ver-30 gelijking , bij voorbeeld van de genormaliseerde werkfractie met het minimum werkfractietolerantiegebied in fase A gelijkwaardig is aan het testen van de werkfractietolerantie voor een genormaliseerd fase B-deelwoord ten opzichte van de maximum tolerantie.

35 Een verder kenmerk van de werkfractiecontroleprogramma's v°lgens de uitvinding berust op een test, die wordt uitgevoerd om te waarborgen, dat het in wezen mogelijk is een werkfractievariatie buiten het tolerantiegebied te detecteren. Hiertoe bevat het hoofdprocessorgeheugen 12 werkfractie- 8100104 - 22- testwoorden voor elke toelaatbare frequentiecode, welke werk-fractietestwoorden hypothetische genornpliseerde deelwoorden voorstellen, die vallen buiten de toleranties, gevormd door de woorden E en/of F voor elke frequentiecode. Voor bij voor-5 beeld de eerste frequentiecode worden door het hoofdproces-sorgeheugen 12 de teruggewonnen testwoorden G en6f H zoals in fig·. 5(f) én (g) zijn voorgesteld opgeborgen, welke test-waarden respektievelijk duidelijk .vallen buiten de tolerantiegrenzen, voor de maximum en minimumwaarden, die in fig. 5(d) 10 en (e) respektievelijk met E en F zijn voorgesteld. Telkens na het verifiëren van een werkfractie zal het werkfractietole-rantierestprogramma voortgaan met het uitvoeren van een aftrek-bewerkingsstap door de waarde E van de waarde G en/ofde waarde H van de waarde F af te trekken, waarbij de uitkomst 15 wordt gebruikt als werkfractiecontrolewoord, dat voor later gebruik via de controlewoordgrendelketen 16 wordt overgedragen naar het storingsveilige tijdregeleenheid-processor-geheugen 26.

De hoofdprocessor 10, gebase.erd op het frequentievenster-20 woönd, dat tijdens het detecteren van' een cyclusbeeindiging in waarde verlaagd wordt in hetzij de fase A- , hetzij de fase B-frequentiecodeidentificeerprogramma’s, levert een aanwijzercontrolewoord dat een aanwijzing geeft van de inkomende codefrequentie voor zowel de fase A als de fase B, 25 welk aanwijzer-controlewoord wordt toegevoerd aan de relais-stuureenheid-grendelketen 78 van de storingsveilige poorteen-heid 3 en via de isolatoren 88 wordt gevoerd naar de stoor-eênheid-controlebufferketen 90 en van hieruit..via de verza-mellijnen 94 en 18 en de controlewoordgrendelketen 16 naar 30 de storingsveilige tijdregeleenheid-processor 22, De afzonderlijke bits van het aanwijzer-controlewoord worden derhalve gebruikt om een storingsveilig min^signaal - toe te voeren aan het uitgangsrelais,' dat correspondeert met de codefrequentie van het inkomende codefrequentiesignaal.

35 Verder worden de aanwijzer-controlewoorden, die via de isolatoren 88 worden overgedragen naar de storingsveiligetijd-regeleenheid-processor 22, bewaard in het informatieuitlees-inschrijfgeheugen 48 van het storingsveilige processorgeheugen 26 voor later gebruik.

40 Hieronder volgt een uiteenzetting van de cycluscontrole- 8100104 - 23 - en diversiteitstechnieken, toegepast in de controleprogramma's van de storingsveilige frequentiedecodeerinrichting volgens de uitvinding.

Zoals eerder opgemerkt, zijn de processors 10 en 22 res-5 pektievelijk voorzien van klokgeneratoren 50 en 58 voor het klokken van de verschillende proces soijrogramma's. Daar de klokgeneratoren 50 en 58 gebruik maken van kristallen en hierdoor zeer stabiel zijn, wordt door controleprogramma's volgens de uitvinding geverifieerd, dat de klokgeneratoren 10 50 en 58 een tevoren bepaalde betrekking onderhouden over een tevoren bepaald aantal cycli hiervan. De frequentiecode-klokuitgang van de deler 60, die vanuit de hoofdprocessor-10 via de flip-flop 62 wordt afgegeven, wordt dus niet alleen gebruikt voor het klokken van de telregisters zoals boven 15 beschreven voor het identificeren van de frequentiecode en het testen van de werkfractietolerantie, doch ook voor het inleiden van een klokcontroleprogramma, waarin gekozen bits van de klokcontroledeler 52 worden geklokt naar de klokcon-trolegrendelketen 54 en vervolgens worden gebruikt voor het 20 adresseren van een klokcontroletabel,aanwezig in het hoofd-processorgeheugen 12. Aldus zal telkens wanneer een onder-brekingssignaal wordt aangelegd aan de lijn 64 naar de INT ingang van de hoofdprocessor 10, de telling van de klokcontroledeler 52 worden gebruikt voor het adresseren van 25 de klokcontroletabel in het geheugen 12, waarbij de aldus geadresseerde inhoud van dit geheugen wordt gebruikt voor het vormen van een klokcontrolewoord, dat via de controle-woordgrendelketen 16 voor opslag wordt overgebracht naar het informatieuitlees-inschijfgeheugen 48 van het storingsveilige 30 tijdregeleenheid-processorgeheugen 26. Daar de klokpulsgene-ratoren 50 en 58 asynchroon zijn, is het mogelijk, dat de klokcontroledelen ëën van een drietal tellingen kan aannemen en dienovereenkomstig is de klokcontroletabel in het hoofdprocessorgeheugen 12 voorzien^slechts drie adresplaat-35 sen , die een geldig klokcontrole-controlewoord bevatten.

Na het vormen van het klokcontrole-controlewoord en na het leveren van een aanwijzer-controlewoord zoals boven beschreven, wordt de storingsveilige poort volgens de uitvinding getest door middel van een poorttestprogramma zoals 40 beschreven in de Amerikaanse octrooiaanvrage No. 007 184 8100104 - 24 - ingediend 29 januari 1979 door de aanvraagster, waarin de hoofdprocessor 10 wordt geprogrammeerd voor het aftasten van de storingsveilige uitgangspoortketen door testwoorden toe te voeren aan de hoofdinformatieverzamellijn, waarbij 5 slechts één van de bits van het testwoord op een bij voorbeeld hoog logisch niveau is, terwijl de andere bits op een laag logisch niveau worden gehouden, waarbij tegelijkertijd een testuitgangssignaal 32 wordt geleverd, dat resulteert in een test+signaal, aangelegd aan de isolatoren 88 en waarbij het 10 testinformatiewoord aan de verzamellijn 18 via de grendelke-ten 78 en via de isolatoren 88 wordt'toegevoerd aan de bufferketen 90 en wordt teruggevoerd naar de informatiever-zameliijn 18 net een verschuiving van één bit als echo-ingang aan de hoofdpro--cessor 10 teneinde opnieuw te worden aangelegd 15 aan de grendelketen 78, enz.

De hoofdprocessor 10 doorloopt het programma van het geregeld leveren van de verschoven echowoorden vanuit de stuureenheid-controlebufferketen totdat de enkele bit van hoog logisch niveau is terugkeerd naar haar beginstand, ter-20 wijl tegelijkertijd het aantal cycli wordt geteld, dat nodig is om de bit van het hoge logische niveau terug te doen-keren naar haar beginstand. Het aantal cycli, dat nodig is voor het doen terugkeren van de bit van hoog logisch niveau wordt vervolgens gebruikt als poorttestwoord en voor .opslag 25 toegevoerd aan het storingsveilige tijdregeleenheid-proces-sorgeheugen 26.

Zoals boven is opgemerkt, werd tevoren in het storings-veilige tijdregeleenheid-processorgeheugen 26 een aanwijzer-woord opgeborgen, dat correspondeert met de geïdentificeerde 30 freguentiecode van het inkomende signaal, en ook een uit- gangstesiwoord , dat correspondeert met de aanwijzertestwoor-den, verschoven door de storingsveilige poorteenheid 3 en overgedragen naar het geheugen 26. De uitgangstestwoorden die incidenteel zijn geleve;rd voor elk fase A- en fase B-35 frequentiecode identificeerprogramma van de hoofdprocessor 10, worden door de storingsveilige tijdregeleenheidproces-sor 22 gebruikt voor het adresseren van een DELTA-tabel in het geheugen 26 teneinde een DELTA-controlewoord hieruit te halen voor een latere rekenkundige combinatie met het 40 hiermee corresponderende aanwijzer-controlewoord. Daar voor 8100104 - 25 elke andere frequentiecode een ander aanwijzer-controlewoord zal worden geleverd, is het noodzakelijk om het aanwijzer-controlewoord te normaliseren door het toevoegen van een respektief DELTA-controlewoord voor later gebruik in het 5 storingsveilige uitgangsprograunma van de storingsveilige tijdregeleenheidprocessor 22. Het genormaliseerde aanwijzer/ DELTA-controlewoord wordt opgeslagen in het controlewoord-geheugendeel van het informatie uitlees/inschrijf-geheugen tezamen met de andere geleverde controlewoorden zoals boven 10 beschreven.

Een storingsveilige tijdregeleenheid-processor 22 is zodanig opgebouwd, dat een storingsveilige frequentie uitgang 40 continu wordt geleverd zolang geldige controlewoorden afgegeven worden en voor een tevoren bepaalde tijdsperiode 15 nadat niet-identieke aanwijzer-controlewoorden zijn geleverd. Teneinde te waarborgen, dat opeenvolgend identieke aanwijzer-controlewoorden worden geleverd, is de processor 22 voorzien van een paar op elk'.aar gestapelde registers, waarin opeenvolgend geleverde aanwijzer-controlewoorden worden ingevoerd 20 en vergeleken. Indien de vergelijking aangeeft, dat de opeenvolgend geleverde aanwijzer-controlewoorden identiek zijn zal de storingsveilige tijdregeleenheid-processor een storingsveilige frequentie-uitgang afgeven voor een tevoren bepaalde tijdsperiode, die willekeurig is gekozen, doch langer 25 dan de tijdsduur van leveringen van opeenvolgende aanwijzer-controlewoorden, teneinde een incidentele misser tengevolgeVan ruis toe te laten en een uitgangsrelais continu bekrachtigd te houden gedurende de tevoren bepaalde tijdsperiode.

De tevoren bepaalde tijdsperiode, gedurende welke de 30 storingsveilige frequentie-uitgang 40 wordt afgegeven aan de storingsveilige uitgangsstuureenheid 6, wordt verschaft door een paar tevoren bepaalde bitgroepen,in te voeren in respektieve télregisters, en de inhoud van respektieve registers afwisselend te verlagen en verhogen totdat de registers 35 een tevoren bepaalde telling, bij voorbeeld · nul bereiken zoals beschreven in het bovengenoemde Amerikaanse octrooi-schrift 4 090 173. Indien twee opeenvolgend geleverde aanwijzer-controlewoorden identiek zijn en nadat de andere controlewoorden zijn geleverd, worden deze controlewoorden, te 40 weten het poorttest-, het kloktest-, het uitgangstest-, het 8100104 - 26 - genormaliseerde aanwijzer- en het geheugentest-controlewoord gebruikt door een storingsveilig programma, bewaard in het geheugen 40 van het storingsveilige tijdregeleenheid-proces-sorgeheugen 26 teneinde dit voor een bepaalde bitgroepen in 5 te voeren in de storingsveilige telregisters van de tijd-regeleenheid^processor. Opgemerkt wordt echter, dat deze con-trolewoorden worden afgegeven aan de processor 27 wanneer zij gevormd zijn nadat tussentabelwaarden zijn toegevoegd teneinde deze te wijzigen in opdrachtcoden.

10 Wanneer twee opeenvolgende identieke aanwijzer-woorden worden geleverd, worden door het storingsveilige tijdprograittna, bewaard in bet storingsveilige tijdregeleenheid-processor- . t geheugen 26, twee, uit- twee bitgroepen bestaande getallen T+, t+ en T, t ingevoerd in de complementaire registers (16 15 bits per bitgroep), waarbij de inhoud van deze . registers vervolgens wordt verlaagd. De bitgroepen worden opgeslagen in een tabelgeheugen, dat geadresseerd is met gekozen controlewoorden, waarbij de gekozen bitgroepen worden ingevoerd in respektieve registers onder besturing van een programma, dat andere ge-20 kozen controlewoorden als opdrachtcoden gebruikt. De waarden van de bitgroepgetallen, ingevoerd in de registers, zijn zodanig gekozen, dat de gewenste tij.d wordt verschaft voor het leveren van het storingsveilige uitgangssignaal 40 totdat zij worden verlaagd tot nul. De bitgroep T+, t+ is gespeci-25 ficeerd teneinde gelijk te zijn aan de bitgroep T, t+1. Duplicaten van deze getalwaarden worden bewaard in h et infor-matieuitlees/inschrijf-geheugen 48 van het geheugen 26, daar de microprocessor is gekozen voor het aanvullen van de processors 10 en 22 en niet voor het verschaffen van rekenkun-30 dige bewerkingen -op de registers.

Door het programma van de storingsveilige tijdregel-eenheidprocessor worden vervolgens de twee bitgroepen bewaard in de complementaire registers, teneinde de gewenste tijdsintervallen te verschaffen. Dit in waarde verminderen 35 van deze bitgroepen wordt gecontroleerd door de waarden in de registers bij elke verminderingsstap tegenover elkaar te testen.

Met op gelijke onderlinge afstanden over het gehele storingsveilige tijdregeleenheid-programma verspreide > in-40 stel- en terugstelopdrachten wordt telkens een flip-flop.- 8100104 * « - 27 - binnen de storingsveilige tijdregeleenheidcompressor 22 omgeschakeld teneindejhet storingsveilige frequentie-uitgangs-signaal 40 van constante frequentie te leveren gedurende het tijdsinterval van het verlagen van de complementaire regis-5 ters. Dit frequentiesignaal stuurt de afgestemde storingsveilige relaisstuureenheid 41, dat weergegeven is in fig. 2,3a, 3b en dat het storingsveilige tsignaal afgeeft voor het bekrachtigen van de uitgangsrelais, die corresponderen met de inkomende frequentiecode. De afgestemde storingsveilige stuureen-10 heid waarborgt, dat de processorklokgenerator werkzaam is op de juiste frequentie en dat derhalve de tijdsintervallen eveneens correct zijn.

Een belangrijk kenmerk van de storingsveilige controleprogramma's volgens de uitvinding berust hierin, dat nieuwe 15 controlewoorden worden geleverd voor elke code identificeer-fase, dus voor het coderen van zowel de fase A als de fase B, waarbij de nieuwe controlewoorden worden gebruikt in het storingsveilige tijdregeleenheid-processorprogramma voor het le-•vereu van het storingsveilige uitgangssignaal 40, dat de storings-20 veilige uitgangsstuureenheid 42 stuurt. Zoals boven opgemerkt, worden de controlewoorden gebruikt voor het regelen van de invoer van de paren hitgroepen in de telregisters van de storingsveilige tijdregeleenheidprocessor 22, waarvan de inhoud vervolgens wordt verlaagd en wordt vergeleken met 25 de inhoud van de storingsveilige tabellen gedurende het leveren van het storingsveilige frequentie-uitgangssignaal 40. Wanneer in het storingsveilige programma eenmaal een contro-lewoord is gebruikt, is het wenselijk te waarborgen, dat dit controlewoord niet opnieuw wordt gebruikt en dat een 30 nieuw controlewoord zal worden geleverd in haar plaats, waardoor kan worden voortgegaan met het verifiëren van een storingsvrij gedrag van de storingsveilige frequentie-decodeerinrichting volgens de uitvinding. Hiertoe worden nadat dergelijke eerder gevormde controlewoorden zijn 35 gebruikt in het storingsveilige programma, de 'geheugen-plaatsen, die de controlewoorden bevatten, op nul teruggesteld, en worden onechte woorden, vervat in een ander ge-heugendeel, in hun plaats ingevoerd en vervolgens gesommeerd in afzonderlijke programma’s teneinde een geheugentestcon-40 trolewoord te verschaffen, dat verder evenals de andere con- 8100104 - 28 trolewoorden wordt gebruikt in het storingsveilige uitgangs-.programma. Elk van de controlewoorden behalve het laatst geleverde aanwijzercontrolewoord wordt uit het geheugen ge-wist/na gebruik door het storingsveilige programma waarmee 5 de inhoudsverlagingen van de telregisters van de storingsveilige tijdregeleenheidprocessor wordt bestuurd.

Zoals boven opgemerkt, wordt het laatst geleverde aanwijzercontrolewoord niet' direct na gebruik gewist, daar dan geen vergelijking meer zou kunnen worden uitgevoerd met 10 het eerstvolgende geleverde aanwijzercontrolewoord, waarmee de verificatie van een continue frequentiecode wordt bepaald. Om deze reden wordt gebruik gemaakt van de bovengenoemde gestapelde registers, waarbij na het voltooien van de vergelijking en het gebruikmaken van het meest recent gevorm-15 de controlewoord het eerste register van de gestapelde registers een onecht woord krijgt toegevoerd, waarbij het laatst geleverde aanwijzerwoord wordt verschoven naar het andere register van de gestapelde registers ter vergelijking met het eerst volgend geleverde aanwijzercontrolewoord. Ver-20 volgens wordt het gestapelde register, waarin het onechte woord is ingevoerd, uitgelezen teneinde te waarborgen, dat hetzelfde aanwijzerwoord niet abusievelijk zal worden gebruikt in hierna volgende storingsveilige programmabewerkingen en opgeteld bij de andere onechte geheugentestwoorden, die 15 eerder werden ingevoerd in de controlewoordgeheugenplaatsen en hieruit teruggewonnen voor het vormen van het geheugen-testcontrolewoord. Uiteraard wordt na gebruik van het geheugen-testcontrolewoord in het programma van de storingsveilige tijdregeleenheidprocessor de geheugenplaats, waarin het te-30 voren geleverde geheugentestcontrolewoord werd opgeborgen, . evenzo . gewist en voorzien van een onecht testwoord, dat wordt opgeteld bij de andere onechte testwoorden, uitgelezen uit de controlewoordgeheugenplaatsen.

De decodeerprogramma's van de storingsveilige frequentie-35 decodeerinrichting volgens de uitvinding vinden plaats volgens de onderstaandelogische bewerkingsschema's: 8100104 - 29 -

Start

Stari-fprogrammatellers en informatieregisters Terugstelling informatieregisters Onderbrekingen vrijgeven 5 Wachten

Start kloksignaal

Oproep hoofdprogramma bij WACHT

Eerste onderbreking Uitlezen kloksignaal 10 Opslag in oude kloksignaal

Temgkeer

Onderbreking P = R1

Veilige toestand

Uitlezen kloksignaal 15 Aftrekken oude kloksignaal

Verkrijgen klokcontrolegetal,inbrengen in klokcontro-leregister

Getal niet OK ? - klokfout Inhoudsverlaging onderbrekingsteller Telling = φ ? - Geen codefout Verlaging grens A

Grens A voorbij φ ? - Grens PTR = φ ? - Bereikfout ........ - Invoer nieuwe grens

Verhoging grens B

Grens B = φ ? - Grens PTR = φ ? - Bereikfout | Invoer nieuwe grens i<-

Test ingang kenteken

Test ingang kenteken Kenteken = 1 ? - Lus 2 8100104 - 30 -

Lus 1

Kenteken = 1 ? - <<Uitgang Doorgaan Einllus

' 6 Doe A

Lus 2

Kenteken = Φ ? - «Uitgang Doorgaan Einllus

10 Doe B

A

Ί

Opslag deel B

Opslag aanwijzer A en rest A 15 Invoer begin aanwijzer en grens A

Komma hoofd PC voor verwerking A Terugstelling onderbreking teller

Terugkeer 20 B

"I

Opslag deel A

Opslag aanwijzer B en rest B Invoer begin aanwijzer B en grens B

Komma hoofd PC ter verwerking B

25 Terugstelling onderbreking teller

Terugkeer 8100104 * · - 31 -

Verwerking A P == R3 Neem rest r, verschuiven naar links Aftrekken van grens per aanwijzer A Verschuiven naar rechts (2x), verzamelen

5 Aftrekken van deel A

Opvraag Werkfractiefest PC Fout indien werkfractie is OK, terugkeer met I stappen Fout

Opslag klein deel A test Werkfractietest Opvraag werkfractietest 10 Optellen constante bij controlewoord, overslaan I *

Onwerkzaam indien test ontbreekt, terugkeer naar hier

Neem aanwijzer A, verschuiven naar rechts

Informatie kenteken = 1 ? - Bereik fout - 15 Kies uitgang, optellen bij B controlewoord

Opvraag Poorttest Leveren uitgang

Uitlezen poort, optellen bij A controlewoord

Leveren controlewoord, inschakelen storingsveilig 20 +signaal <r—--

Wachten

Verwerking B P = R3 Neem rest r, verschuiven naar links Aftrekken van grens per aanwijzer B 25 Verschuiven naar rechts, verzamelen

Aftrekken van deel B

Opvraag Werkfractietest ï DC Fout t 8100104 - 32 -

Opslaan groot deel B Opvraag Werkfractietest

Optellen constante bij controlewoord, overslaan Onwerkzaam 5 Neem aanwijzer B, verschuiven naar rechts

Informatie kenteken = 1 ? - Bereik Fout -

Kies uitgang, optellen bij A controlewoord Opvraag Poorttest

Leveren van uitgang i 10 Uitlezen poort, optellen bij B controlewoord

Leveren controlewoord, aanschakelen op VITAL

tsignaal <=------

Wachten

Kloksignaalfout P = R1 15 Opslaan fout bit 1

Terugkeren

Geen codefout P = R1

Opslaan fout bit 2 20 Terugkeren

Werkfractiefout P = R3

Omslaan fout bit 4 wichten

Bereik fout P = R3 25 Opslaan fout bit 8

Wachten 8100 10 4 - 33 -

Poorttestfout Opslaan fout bit 1 j? I t

Onwerkzaam

Werkfractietest P = R4 5 Aftrekken minimum

Uitkomst (-) ? - Terugkeren Aftrekken van (2 x max bias) l

Uitkomst (-) ? - Terugkeren Vermeerdering inhoud hoofd PC

I v 10 Terugkeren t

Poorttest P = R4

Test storingsveiligt kenteken

Afschakelen storeingsveilig+ kenteken i

Vertraging 15 Controle storingsveilig+ kenteken i

Start Test+

Invoer p' 1 in poort bitgroep

Start lusletter 801+ 8 = werkzaam kenteken

Looplus 20 Controle storingsveilig+ kenteken

Leveren poort bitgroep Vertraging

Uitlezen poort, complement Poort = jï ? - Fout - 25 Aangroei controlewoord

Verschuiven naar rechts Poort = 0 ? - « uitgang 8100 10 4 -34-

Verschuiven naar links

Vermindering inhoud lustelling

Lustelling = 0 ? - Fout -

Doorlopen lus 5 Eindlus

Eindtestt

Terugkeren naar hoofdprogramma Tijdprogramma

Start d 10 Verlaging t+ J*

t+ = 0 ? Ja —* X

i Nee t+ = Γ£] ? Nee » Onwerkzaam 1 Ja

Verlaging t+

t+ = 9 ? Ja -» X

1 Nee 15 t+ = [t] -1 7 Nee -* Onwerkzaam J» Ja C -> Instellen C t-1 =t+ d-

Verlaging t

t = 0 ? Ja -* Y

J, Nee t = [t+3 ? Nee -^ Onwerkzaam d Ja 20 Verlaging t

» t =J ? Ja —^ Y

i Nee t = [t+D -1? Nee -* Onwerkzaam Ί J a D -> Instellen Ctl =t

Ga naar onderbreking- 25 .en uitgang-testen -1 · T+ = 0 ? Ja -> Gedaan 1 Nee T+ = [t] ? Nee —^ Onwerkzaam J, Ja T+ = [t+3 ? Nee -> Onwerkzaam 30 ja 8100 10 4 - 35 -

Verlaging t+ 4 T+ = [τ+D ? Ja > Onwerkzaam J, Nee T+ = [τ+3 -1 ? Nee » Onwerkzaam i Ja

Instellen [T=3 = T+ 4· r 5 T+ = ITJ ? Ja -» Onwerkzaam 4- T+ = -i ? Nee -* Onwerkzaam j Ja

Verlaging t+

Ga^naar C

Gedaan 10 Ga naar volgende fase [ T] - 0 ? Ja -> Gedaan l T = [t+1 ? Ja -» Onwerkzaam 4* Nee T-l = Ct+1 ? Nee -» Onwerkzaam 1 Ja 15 T = £t! ? Nee » Onwerkzaam t Ja

Verlaging t t-ι = [t1 ? Ja -» Onwerkzaam J. Nee T-l = CtD -1 ? Nee —» Onwerkzaam i Ja

Instellen [T^ = T

4 20 T = [t+1 ? Nee > Onwerkzaam ** ^ Ja

Verlaging t (2k)

Ga naar D

t+ moet worden verlaagd alvorens terug te keren tot het deel t+ van het tijdprogramma voor het compenseren van 25 de invloed op t+ door de tak naar A.

ü t moet tweemaal worden verlaagd alvorens terug te keren naar het deel t van het tijdprogramma voor het compenseren van de invloed op t door de tak naar B.

8100104 - 36-

Recapitulerend wordt opgemerkt, dat de storingsveilige frequentiedecodeerinrichting volgens de uitvinding elk aantal frequentiecoden tot zeven zal decoderen en een storingsveilig relais zal sturen voor de gedetecteerde 5 code. De codefrequenties, frequentietolerantie en een werkfractietolerantie zijn kenmerken van het programma-ontwerp en zijn voor elke uitvoering gemakkelijk gekozen, zodat de storingsveilige frequentiedecodeerinrichting volgens de uitvinding in sterke mate flexibel is. Daar 10 codefrequenties worden gemeten met digitale technieken onder gebruikmaking van een kristalklokpulsgenerator als referentie, wordt de storingsveilige frequentiedecodeerinrichting volgens de uitvinding gekenmerkt door een zeer hoge nauwkeurigheid van verifiëren en identificeren 15 van bepaalde codefrequenties.

Elke door de storingsveilige frequentiedecodeerinrichting volgens de uitvinding ontvangen codefrequentie veroorzaakt een bekrachtiging van het bijbehorende betreffende storingsveilige relais overeenkomstig het ge-20 drag van bekende conventionele passieve decodeerinrich- tingen. Daar evenwel gebruik wordt gemaakt van een storingsveilige stuureenheid met microprocessor, wordt de houdtijd van het uitgangsrelais, dat behoort bij de inkomende frequentiecode, nauwkeuriger geregeld dan het 25 geval is bij de condensatortijdsregeling zoals gebruikt bij de passieve decodeerinrichtingen. Deze nauwkeurige regeling kan derhalve kortere hoofdwegen toelaten. Ook de responsietijd en codeparametertoleranties kunnen nauwkeurig worden aangepast aan de waarden, verkregen 30 bij passieve decodeerinrichtingen.

De storingsveilige hoofdprogrammeerdecodeertabellen zullen passen in IK.bitgroepen van een permanent geheugen en de uitvoeringstijd maakt het mogelijk om te decoderen met de thans hoogste codefrequentie (21,5 Hz) zonder 35 overdreven snelheidseisen van de processor. De storingsveilige stuureenheidprocessor zal werken met %K bitgroepen van het permanente geheugen. Zowel de hoofdprocessor als de storingsveilige tijdregeleenheidprocessors zijn volgens de uitvinding toegerust met COSMAC 1802-micropro- 8100104 - 37 - cessors.

In de storingsveilige frequentiedecodeerinrichting volgens de uitvinding wordt gebruik gemaakt van twee microprocessors. Elke processor is voorzien van haar 5 eigen kristalklokpulsgenerator, die de benodigde diversiteit verschaft teneinde te waarborgen, dat de tijd-regeling storingsveilig is. De hoofdprocessor is voorzien van twee uitgangspoorten. De ene poort wordt gebruikt voor het sturen van het gekozen uitgangsrelais, terwijl 10 de tweede poort een storingsveilig controlewoord afgeeft aan de storingsveilige tijdregeleenheidprocessor. De uitgangsrelaispoort is een storingsveilige poort. De storingsveilige poort bestaat uit een uitgangspoortketen en een ingangspoortketen, die zodanig zijn geschakeld, 15 dat een poortcontroleprogramma kan waarborgen, dat de poort veilig kan worden gebruikt voor storingsveilige signalen. Door de storingsveilige poort wordt inductie v dc .

jtam negatieve potentiaal toegevoerd aan het gekozen relais door tussenkomst van het storingsveilige -signaal. 20 Wanneer het storingsveilige programma van de hoofd processor bevredigend is, wordt door de hoofdprocessor ten minste één storingsveilig controlewoord afgegeven aan de· storingsveilige stuureenheidprocessor. Het storingsveilige controlewoord geeft aan de storingsveilige 25 stuureenheid opdracht om het storingsveilig -fsignaal toe te voeren aan de andere zijde van de uitgangsrelais teneinde energie aan de uitgangsrelais te leveren voor een bepaalde tijdsduur. Deze tijdsduur, de relais-houdtijd genoemd, kan voor elke codefrequentie anders 30 worden gekozen indien dit gewenst is.

Door de storingsveilige stuureenheidkloksignaal-generator worden kloksignalen toegevoerd aan de hoofdprocessor met een frequentie, waarbij het scheidend vermogen (periode tussen opeenvolgende pulsen) ca. 1% be-35 draagt bij de snelste frequentie in een codefamilie.

In dit uitvoeringsvoorbeeld wordt een klokpuls van 500 microsec. gebruikt. De hoofdprocessor controleert deze tijdsignalen ten opzichte van haar eigen klokkristal in een storingsveilig programmasegment, waardoor de processor 8100104 - 38 - zal worden gebracht in de toestandM onwerkzaam indien de klokpulsen niet overeenstemmen.

De uitgang van een inkomend frequentiecodesignaal wordt afgetast door een tekeningang aan de hoofdprocessor.

5 De hoofdprocessor telt klokpulsen en identificeert de inkomende frequentie door pulsteHingen te vergelijken met waarden in de tabel. Deze tijdmeting wordt uitgevoerd door twee onafhankelijke programmasegmenten, waarbij gebruik wordt gemaakt van verschillende registers, 10 geheugenplaatsen en getalwaarden. De ene meting wordt uitgevoerd gedurende de fase A van het codesignaal (aan, gevolgd door uit) en de tweede meting wordt uitgevoerd gedurende de fase B (uit, gevolgd door aan). De tabelwaarden bepalen de grenzen van elke codefrequentie-15 periode en sluiten codeperioden uit, die vallen tussen verwachte frequenties voorbij de aanvaardbare toleranties.

Indien een ontvangen signaal een aanvaardbare code-frequentie heeft, wordt haar werkfractie gecontroleerd. Daar passieve decodeerinrichting de neiging hebben om 20 signalen te verwerpen met aan- en uit-tijden, die meer dan 20% verschillend, wordt het signaal met de werkfrac-tiecontrole voor deze grens getest. Elke grens kan worden gespecificeerd, daar zij tabelwaarden zijn en indien gewenst, kunnen zij voor elke codefrequentie verschillend 25 worden gespecificeerd. De werkfractie wordt gecontroleerd met een subprogramma, dat eenvoudige rekenkundige bewerkingen uitvoert op de gemeten aan- en uit—tijden. Dit subprogramma wordt cyclisch gecontroleerd door het te doorlopen met testwaarden, die het dichtst liggen bij 30 de waarden die worden gebruikt voor de ontvangen code. Gedurende de fase A wordt met de test aangetoond, dat een werkfractie, die in de ene richting buiten het tolerantiegebied ligt, zal zijn afgewezen, terwijl gedurende de fase B door de test zal worden aangetoond dat 35 de werkfractie die in de andere richting buiten het tolerantiegebied ligt, zal zijn afgewezen. Indien de frequentie of werkfractie buiten het tolerantiegebied ligt, wordt door de hoofdprocessor geen verdere actie ondernomen op de momenteel ontvangen codecyclus. Indien de codecyclus 8100104 - 39 - deze testbewerkingen doorloppt, zal door de hoofdprocessor een uitgangsrelais worden gekozen. De keuze van het juiste relais is storingsveilig en er zal geen storing in de constructieëlementen over het programma wor-5 den toegelaten, waardoor een onjuist relais zou worden bekrachtigd. De programmaïntegriteit wordt gegarandeerd door gebruik te maken van diversiteit- en cycluscontroles zoals boven beschreven. De storingsveilige poort wordt gebruikt in een constructieve controle.

10 Door het poorttestprogranima wordt elke bit in de storingsveilige poort getest door een enkele bit toe te voeren aan elke grendelketen, de poortinhoud uit te lezen en te verifiëren, dat slechts één grendelketen is ingesteld en deze de juiste is.

15 Hoewel de hoofdprocessor verschillende storingsveir„ lige beslissingen en testbewerkingen blijft uitvoeren, vormt zij aanwijzer-controlewoorden, waarvan de ingangen de belangrijke gebeurtenissen bij het decoderen, testen en kiezen van relais beantwoorden. De aanwijzer-controle-20 woorden hebben twee fasen, t.w. de directe fase, geleverd gedurende het verwerken van de fase A van de code, en de complementaire fase, geleverd gedurende het verwerken van de fase B van de codecyclus. Elk aanwijzer-controle-woord wordt gevoerd naar de storingsveilige stuureenheid-25 processor bij het leveren hiervan, waarbij zij het tevoren ontvangen aanwijzer-controlewoord vervangt.

In de storingsveilige stuureenheid wordt gebruik gemaakt van de twee fasen van het controlewoord voor het adresseren van de afzonderlijke tabellen teneinde con-30 stanten voor een storingsveilig tijdsprogramma te verkrijgen. Door het storingsveilige tijdprogramma worden de constanten in twee afzonderlijke registers verlaagd en dit verlagen gecontroleerd door de momentele waarden van de constanten te vergelijken met hun voorgaande 35 waarden en met elke andere bij elke stap. Een onjuiste betrekking tussen deze getalwaarden doet de processor terugkeren naar de onwerkzame stand. Door het tijdsprogramma wordt een uitgangs flipflop met een constante frequentie zolang dit programma loopt ingesteld en 8100104 - 40 - teruggesteld. Deze frequentie wordt gedecodeerd in een afgestemde storingsveiliae stuureenheid teneinde een storingsveiligt signaal te leveren, dat het door de 3Γ6 XclXSl hoofdprocessor gekozen/bekrachtigt. Elke controle-5 ingang verschaft een storingsveilig+ signaal voor een begrensde tijdsduur. Geldige controlewoorden moeten continu worden geleverd (met toelating van een incidentele misser als gevolg van ruis) teneinde een uitgangs-relais bekrachtigd te houden.

10 Met betrekking tot de ruisgevoeligheid van de decodeerinrichting volgens de uitvinding wordt opgemerkt, dat de uitgang van de digitale decodeerinrichting onafhankelijk is van de kwaliteit van het ingangssignaal. Overmatige ruis kan tot gevolg hebben, dat door het 15 storingsveilige programma een code wordt afgewezen.

Passieve afgestemde decodeerinrichtingen hebben ten opzichte van digitale decodeerinrichtingen het voordeel, dat zij banddoorlaatfilters met relatief smalle band hebben, die elk de betreffende code uit de ruis fil-20 teren indien deze code inderdaad aanwezig is. De passieve decodeerinrichting bestaat uit een uniek sto-ringsveilig filter krachtens haar eenvoudige passieve constructie en de eigenschap, dat haar uitgangsrelais van het signaaltype een storingsveilige drempel ver-25 toont.

Het aan de decodeerinrichting volgens de uitvinding aangeboden signaal wordt gefilterd met de spoorband-breedtegrenzen en de draaggolfontvanger, die werkzaam is voor het uitsluiten van componenten buiten het 30 gebied van de gebruikte codefrequenties. De ruis in de o doorlaatband wordt evenwel niet weggenomen, zodat digitale decodeerinrichtingen iets hogere signaalniveaus vereisen dan passieve decodeerinrichtingen bij ongunstige ruisomstandigheden. In ruisrijke omgeving kan het der-35 halve wenselijk en zelfs noodzakelijk zijn om aan de storingsveilige frequentiedecodeerinrichting actieve of passieve filterketens voor te schakelen teneinde de decodeerfoutfrequentie te verbeteren.

Het zal duidelijk zijn, dat de uitvinding geenszins 8100104 - 41 - is beperkt tot hetbovenbeschreven uitvoeringsvoorbeeld, doch velerlei gewijzigde uitvoeringsvormen kunnen worden ontwikkeld zonder hierbij buiten het kader van de uitvinding te treden. In het gekozen voorbeeld hebben bij-5 voorbeeld bepaalde ketendetails betrekking op de eisen van de gekozen microprocessor, doch deze ketens kunnen gemakkelijk worden gewijzigd voor aanpassing aan andere microprocessorfamilies met de minimumeisen, nodig voor het uitvoeren van de bovenbeschreven storingsveilige 10 functies.

4

Conclusies.

810010 4

Claims (18)

1. Storingsveilige frequentiedecodeerinrichting voor het bedienen van tenminste één uitgangsrelais in overeenstemming met de frequentiecode van een ingangssignaal, aangelegd aan de decodeerinrichting, met 5 het kenmerk, dat deze decodeerinrichting be staat uit een processororgaan, dat gekoppeld is met het ingangssignaal voor het verwerken van de frequentiecode en de werkfractie van het ingangssignaal, welk processororgaan toelaatbare frequentievensters verschaft, afge-10 bakend door tevoren bepaalde toleranties zo dat het uitgangsorgaan, dat correspondeert met een frequentiecode, alleen kan worden bediend wanneer het ingangssignaal een frequentiecode heeft, die in een betreffend frequentievenster valt met een tevoren bepaalde werk-15 fractietolerantie, welk processororgaan bestaat uit een orgaan voor het leveren van een aantal controlewoorden, die de deeodeerbewerking aangevën, en tevoren bepaalde waarden hebben, gebaseerd op een storingsvrij verwerken van het ingangssignaal door het processororgaan, uit een 20 orgaan voor het toevoeren van een eerste relaisbekrach- tigingssignaal aan de ene zijde van het uitgangsrelais, dat correspondeert met de gedecodeerde frequentiecode van het ingangssignaal en uit een controleorgaan, gekoppeld met het processororgaan, voor het van hieruit 25 ontvangen van de controlewoorden teneinde een storings vrij gedrag te verifiëren, gebaseerd op de levering van geldige controlewoorden en voor het alleen dan leveren van een tweede relais bedieningssignaal en het toevoeren van dit tweede relais bedieningssignaal aan de andere 30 zijde van het uitgangsrelais.

2. Storingsveilige frequentiedecodeerinrichting volgens conclusie 1, m e t het kenmerk, dat het controlewoordleveringsorgaan ten minste één nieuw controlewoord levert voor ten minste elke, ingangssignaal- 35 cyclus teneinde een vanuit een. voorgaande ingangssignaal- 8100 10 4 - 43 - cyclus geleverd controlewoord te vervangen.

3. Storingsveilige frequentiedecodeerinrichting volgens conclusie 1, m e t het kenmerk, dat het controlewoord-leverend orgaan ten minste één nieuw 5 controlewoord levert voor ten minste elke halve ingangs- signaalcyclus teneinde een vanuit een voorgaande halve ingangssignaalcyclus geleverd controlewoord te vervangen.

4. Storingsveilige frequentiedecodeerinrichting volgens conclusie l,met het kenmerk, dat 10 het controleorgaan bestaat uit een storingsveilige tijdregeleenheidprocessor, -voorzien van een paar storingsveilige telregisters, uit een geheugenorgaan voor het opslaan van de controlewoorden en een uitgangsprogramma voor het invoeren van tevoren bepaalde bitgroepen in 15 de storingsveilige telregisters en voor het controleren van een hierna volgende verlaging van de inhoud van de storingsveilige telregisters, dat de controlewoorden worden gebruikt door het uitgangsprogramma voor het kiezen en invoeren van de bitgroepen in de storings-20 veilige telregisters, dat de storingsveilige tijdregel eenheidprocessor verder voorzien is van middelen voor het verlagen van de inhoud van de storingsveilige telregisters na het invoeren van de bitgroepen, dat een vergelijkorgaan aanwezig is voor het verifiëren, dat 25 de inhoud van de storingsveilige telregisters in een tevoren bepaalde betrekking tot elkaar staat gedurende het verlagen hiervan, en dat organen aanwezig zijn voor het aan de andere zijde van de uitgangsrelais toevoeren van het tweede relaisbedieningssignaal voor een tevoren 30 bepaalde tijdsperiode nadat geverifieerd is, dat de . inhoud van de storingsveilige telregisters in de tevoren bepaalde betrekking tot elkaar blijft . staan gedurende het verlagen hiervan, welke tevoren'bepaalde tijdsperiode gelijk is aan de tijdsduur, die nodig is 35 om de storingsveilige telregisters, waarvan de inhoud verlaagd is, een tevoren bepaalde stand te doen bereiken.

5. Storingsveilige frequentiedecodeerinrichting 8100104 - 44 - volgens conclusie 1, m e t het k enmerk, dat . het decodeerorgaan bestaat uit een geheugenorgaan voor het opslaan van een aantal frequentievensterwoorden, die corresponderen met tijdsintervallen/ gedurende 5 welke respectieve coden optreden, uit een niveauver- anderingdetector voor het detecteren van het tijdstip, waarop het ingangssignaal van het eerste niveau naar een tweede niveau verandert of van het tweede niveau naar het eerste niveau verandert, uit een eerste fre-10 quentietelregister, geklokt door een kloksignaalbron en vooringesteld door een eerste frequentievensterwoord na het detecteren van een ingangssignaalniveauveran-dering van het eerste naar het tweede niveau, welke eerste frequentietelregister een inhoudsverlaging onder— 15 gaat naar een tevoren bepaalde telstand en achtereen- volgens vooringesteld wordt door opeenvolgende frequentievensterwoorden nadat de inhoud ervan is verlaagd tot de tevoren bepaalde telstand totdat het ingangssignaal weer verandert van het eerste niveau naar het tweede 20 niveau, uit het orgaan voor het vormen van een eerste restwoord, gebaseerd op de telling van het eerste frequentietelregister wanneer het ingangssignaal weer verandert van het eerste niveau naar het tweede niveau, en een eerste deelwoord;, gebaseerd op de telling van het 25 eerste frequentietelregister^, wanneer het ingangssignaal verandert van het tweede niveau naar het eerste niveau, uit een orgaan voor het identificeren van de snelheid van het ingangssignaal, gebaseerd op het frequentievensterwoord, vooringesteld in het eerste frequentie-30 telregister, wanneer het ingangssignaal vervolgens ver andert van het eerste niveau naar het tweede niveau, uit een orgaan voor het verifiëren, dat de werkfractie van het ingangssignaal, waarvan de frequentie geïdentificeerd is, valt binnen ten mi-nste één tevoren bepaalde 35 grens, gebaseerd op het frequentiewoord-vensterwoord, vooringesteld in het eerste frequentietelregister na het identificeren van de frequentie, het eerste restwoord en het eerste deelwoord, en uit een orgaan voor het vormen van een eerste aanwijzer-controlewoord, gebaseerd 8100 10 4 - 45 - op de frequentie van het ingangssignaal, geïdentificeerd door het identificeerorgaan en een verifiëren van de werkfractie door het werkfractieverifieerorgaan.

6. Storingsveilige frequentiedecodeerinrichting 5 volgens conclusie 5,met het kenmerk, dat het decodeerorgaan bestaat uit een tweede frequentie-telregister, geklokt door de kloksignaalbron en vooringesteld door een eerste frequentievensterwoord na het detecteren van een ingangssignaalniveauverandering van 10 het tweede niveau naar het eerste niveau, welk tweede frequentietelregister een inhoudsverlaging ondergaat tot een tevoren bepaalde telstand en opeenvolgend vooringesteld wordt door opeenvolgende frequentievenster-woorden nadat de inhoud is afgenomen tot de tevoren 15 bepaalde telstand totdat het ingangssignaal weer' ver andert van het tweede niveau naar het eerste niveau, uit een orgaan voor het vormen van een tweede restwoord, gebaseerd op de telstand aan het tweede frequentietelregister, wanneer het ingangssignaal weer verandert van 20 het tweede niveau naar het eerste niveau, en een tweede deelwoord, gebaseerd op de telstand van het tweede frequentietelregister, wanneer het ingangssignaal verandert van het eerste niveau naar het tweede niveau, uit een orgaan voor het identificeren van de frequentie 25. van het ingangssignaal, gebaseerd op het frequentie vensterwoord, vooringesteld in het tweede frequentietelregister, wanneer het ingangssignaal vervolgens verandert van het tweede niveau naar het eerste niveau, uit een orgaan voor het verifiëren, dat de werkfractie 30 van het ingangssignaal, waarvan de frequentie is geïden tificeerd, valt binnen ten minste één tevoren bepaalde grens, gebaseerd op het frequentievensterwoord, vooringesteld in het tweede frequentietelregister na het identificeren van de frequentie, het tweede restwoord en het 35 tweede deelwoord, en uit een orgaan voor het vormen van een tweede aanwijzer-controlewoord, gebaseerd op de frequentie van het ingangssignaal, geïdentificeerd door het identificeerorgaan, en een verifiëren van de werkfractie door het werkfractieverifieerorgaan gedurende 8100 10 4 - 46 - het verlagen van de inhoud van het tweede frequentie-telregister.

7. Storingsveilige frequentiedecodeerinrichting volgens conclusie 6, met het k e n m e r k, dat 5 het decodeerorgaan verder bestaat uit een werkfractie- testorgaan voor het leveren van onechte testwoorden buiten de ten minste -in het tevoren bepaalde werk-fractiegrens, en uit een orgaan voor het leveren van werkfractietestcontrolewoorden, gebaseerd op het telkens 10 detecteren van de onechte testwoorden, die vallen buiten de ten minste ene tevoren bepaalde werkfractiegrens.

8. Frequentiedecodeerinrichting volgens conclusie 7, met het kenmerk, dat zij verder bestaat uit een storingsveilige poort, gekoppeld met het decodeer- 15 orgaan en voorzien van een uitgangspoort met een aantal bits, gekoppeld met respectieve uitgangsrelais, dat het decodeerorgaan middelen bevat vóór het brengen van een eerste logisch niveau op ten minste één uitgangsrelais, gekoppeld met de uitgangspoortbit, die corres-20 pondeert met de geïdentificeerde ingangssignaalfre- quentie, terwijl de overige bits worden gehouden op een tweede logisch niveau, tegengesteld aan het eerste logische niveau, dat het controleorgaan een ingangspoort bevat, die gekoppeld is met een controleinformatiever-25 zamellijn, alsmede middelen voor het koppelen van de controleinformatieverzamellijn met de uitgangspoort-keten van de storingsveilige poort, en middelen voor het koppelen van controlewoorden, geleverd door het decodeerorgaan, met het controleorgaan via de controle-30 informatieverzamellijn.

9. Frequentiedecodeerinrichting volgens conclusie 8, met het kenmerk, dat het geheagenorgaan van het controleorgaan bestaat uit een deltatabelgeheugen voor het opslaan van deltacontrolewoorden, die corres- 35 ponderen met respectieve eerste en tweede aanwijzer- controlewoorden, welk deltatabelg-eheugen geadresseerd is door de uitgangspoortketen van de storingsveilige 8100 10 4 • - 47 - poort nadat deze uitgangspoortketen het eerste logische niveau heeft opgebracht op het uitgangsrelais voor het verschaffen van respectieve deltawoorden en dat de storingsveilige processor middelen bevat voor het op-5 tellen van elk van de deltacontrolewoorden bij respec tieve aanwijzer-controlewoorden teneinde genormaliseerde aanwijzer-controlewoorden te vormen, die gebruikt worden voor het kiezen van de bitgroepen, ingevoerd en verlaagd in de storingsveilige telregisters.

10. Storingsveilige frequentiedecodeerinrichting volgens conclusie 9, m e t het kenmerk, dat de storingsveilige poort verder voorzien is van een ingangspoortketen, die gekoppeld is met de uitgangspoortketen van de storingsveilige poort met een ver-15 schuiving van één bit, en dat het decodeerorgaan bestaat uit een orgaan voor het opbrengen van een waar logisch niveau op één bit van de uitgangspoortketen van de storingsveilige poort en een complementair logisch niveau op de andere bits van de uitgangspoortketen, 20 uit een orgaan voor het uitlezen van het ware logische niveau aan de ingangspoortketen van de storingsveilige poort en het terugwinnen van het ware logische niveau aan de uitgangspoortketen van de storingsveilige poort met een verschuiving van ëên bit-, en uit een orgaan 25 voor het tellen van het aantal malen, dat het ware logische niveau is verschoven tussen de ingangspoortketen en uitgangspoortketen van de storingsveilige poort en voor het vormen van een hierop gebaseerde poorttest-controlewoord.

11. Storingsveilige frequentiedecodeerinrichting volgens conclusie 10,met h et kenmerk, dat het decodeerorgaan verder een eerste kloksignaalgene-rator bevat, die eerste kloksignalen aanlegt aan een hiermee gekoppelde deler, dat het controleorgaan een 35 tweede kloksignaalgenerator bevat en een door deze tweede kloksignaalgenerator geklokte deler en een uitgang heeft, die gekoppeld is met het decodeerorgaan, dat de uitgang van de deler van feet contxoleorgaanverschijnt nadat 810010 4 - 48 - een tevoren bepaald aantal eerste kloksignalen zijn aangelegd aan de deler van het decodeerorgaan, dat het geheugenorgaan van het decodeerorgaan geheugenplaatsen heeft voor het opslaan van de gekozen inhouden van de 5 klokdeler van het decodeerorgaan na het aanleggen van de klokdeleruitgang hieraan, en dat het decodeerorgaan middelen bevat voor het terugstellen en decoderen van de klokdeler van het decodeerorgaan en middelen voor het vormen van een klokcontrole-controlewoord, geba-10 seerd op de bewaarde klokdeleruitgang van het decodeer orgaan, die correspondeert met de het laatst aangelegde klokdeleruitgang van het controleorgaan.

12: Storingsveilige frequentiedecodeerinrichting volgens conclusie 11,met het kenmerk, dat 15 de kloksignaalbron voor het klokken van het eerste en tweede frequentietelregister is afgeleid van een uitgang van de klokdeler van het controleorgaan, geklokt door de tweede kloksignaalgenerator.

13. Storingsveilige frequentiedecodeerinrichting 20 volgens conclusie 11,met het k enmerk, dat het decodeerorgaan het poorttestcontrolewoord, het klokcontrole-controlewoord en het werkfractietestcyclus-controlewoord levert na ten minste elke levering van hetzij het eerste aanwijzer-controleWoord, hetzij het 25 tweede aanwijzer-controlewoord, dat het controleorgaan een orgaan bevat voor het terugwinnen van controle-woörden uit het geheugenorgaan van het controleorgaan .gedurende het vormen van de storingsveilige teller-woorden, alsmede een orgaan voor het wissen van de 30 geheugenplaats van elk controlewoord, teruggewonnen uit het geheugenorgaan van het controleorgaan na het terugwinnen hiervan, en uit een orgaan voor het verifiëren van het wissen van de geheugenplaatsen van respectieve controlewoorden na het wissen hiervan.

14. Storingsveilige frequentiedecodeerinrichting volgens conclusie 13,met het kenmerk, dat. het orgaan voor het verifiëren van het wissen van het 810010 4 - 49 - geheugen bestaat uit een geheugenorgaan, dat deel uit-maakt van het controleorgaan, voor het wissen van een aantal onechte wiswoorden, uit een orgaan voor het terugwinnen van onechte wiswoorden uit het van het 5 controleorgaan deel uitmakende geheugenorgaan en voor het invoeren van de onechte wiswoorden in de geheugen-plaatsen, waarin gekozen controlewoorden van de con-trolewoorden in het van het controleorgaan deel uitmakende geheugenorgaan worden bewaard, en uit een orgaan 10 voor het uitlezen van de bewaarde onechte wiswoorden en voor het vormen van een geheugenwiscontrolewoord, gebaseerd op de som van de onechte woorden, uitgelezen uit het geheugenorgaan van het controleorgaan.

15. Storingsveilige frequentiedecodeerinrichting 15 volgens conclusie 14,met het kenmerk, dat het geheugenorgaan van het controleorgaan ' eengestapeld aanwijzer-controlewoordgeheugen bevat, gevormd door twee niveaus, t.w. een eerste niveau en een tweede niveau, en dat het controleorgaan bestaat uit een orgaan 20 voor het opslaan van het meest recent geleverde aanwijzer- controlewoord op het eerste niveau, uit een orgaan voor het opslaan van het tevoren geleverde aanwijzer-controle-woord op het tweede niveau, uit een orgaan voor het vergelijken van de aanwijzer-woorden, bewaard op het 25 eerste en het tweede niveau van het gestapelde aanwijzer- controlewoordgeheugen, uit een orgaan voor het vrijgeven van de invoer en verlaging van de tevoren bepaalde bit-groepen in de storingsveilige telregisters alleen wanneer het eerste en het tweede niveau identieke aanwijzer-30 woorden bevatten, uit een orgaan voor het verschuiven van het op het eerste niveau bewaarde aanwijzer-wöord naar het tweede niveau na het vergelijken van de aanwijzer-woorden, uit een orgaan voor het wijzigen van de inhoud van het eerste niveau alvorens een volgens aanwijzer-35 woord te leveren, en uit een orgaan voor het verifiëren van de wijziging van de inhoud van het eerste niveau.

16. Storingsveilige frequentiedecodeerinrichting volgens conclusie 15,met het k enmerk, dat 810010 4 - « - 50 - de storingsveilige tijdregeleenheidprocessor een verge-lijkerorgaan bevat voor het verifiëren, dat opeenvolgend geleverde eerste en tweede aanwijzerwoorden corresponderen met dezelfde ingangssignaalfrequentie, alsmede een 5 orgaan voor het alleen dan invoeren van tevoren bepaalde bitgroepen in de storingsveilige tabelregisters wanneer het eerste en tweede aanwijzer-woord corresponderen met dezelfde codefrequentie.

17. Storingsveilige frequentiedecodeerinrichting 10 volgens conclusie 16,met het kenmerk, dat het geheugenorgaan van het controleorgaan opdrachten bewaart voor het invoeren en verlagen van de tevoren bepaalde bitgroepen, welke opdrachten resulteren in een onwerkzame programmastand indien één van de poorttest-, 15 klokcontröle-, werkfractietest-, genormaliseerde aan wijzer- en geheugenlees-controlewoorden ongeldig is, welke opdrachten verder resulteren in het instellen en terugstellen van een flipflop teneinde een storings-veilig uitgangssignaal met een tevoren bepaalde fre-20 quentie te leveren, en dat het controleorgaan een afge stemde storingsveilige stuureenheid bevat, die gekoppeld is met hetstoringsveilige uitgangssignaal en afgestemd is op tevoren bepaalde frequentie hiervan voor het aanleggen van een tweede relaisbedieningssignaal aan de 25 andere zijde van de uitgang wanneer het storingsveilige uitgangssignaal met de tevoren bepaalde frequentie aanwezig is, waarbij de ene zijde van elk van de uitgangs-relais is aangesloten op de respectieve bits van de uitgangspoortketen van de storingsveilige'poort, waarbij 30 aan het relais, dat correspondeert met de frequentie- code van het ingangssignaal het eerste relaisbedieningssignaal is aangelegd aan de ene zijde hiervan via de respectieve bit van de uitgangspoortketen van de storingsveilige poort.

18. Storingsveilige frequentiedecodeerinrichting volgens conclusie 1, 2 of 3,met het kenmerk, dat zij een storingsveilige uitgangspoortketen bevat en een aantal bituitgangen, die elk gekoppeld zijn met 8100104 - 51 - een respectief uitgangsrelais, waarbij het decodeeror-gaan het uitgangsbekrachtigingssignaal in de vorm van een storingsvrij- signaal toevoert aan de ene zijde van een uitgangsrelais, dat correspondeert met de frequen-5 tiecode van het ingangssignaal, en dat het controle- orgaan bestaat uit storingsveilige tijdregeleenheid-processor met een paar storingsveilige telregisters, uit een geheugen, waarin storingsveilige tijdregeleen-heidprocessoropdrachten voor het leveren van een sto-10 ringsveilig uitgangssignaal met een tevoren bepaalde frequentie worden bewaard, welke opdrachten zijn geadresseerd met woorden, gebaseerd op de controlewoorden, en de invoer en verlaging van tevoren bepaalde bit-groepen, evenals bewaard in het geheugen, naar de 15 storingsveilige telregisters regelen, welke opdrachten in een onwerkzame toestand komen indien één van de controlewoorden ongeldig is en anders resulteren in het instellen en terugstellen van een flipflop teneinde een storingsveilig uitgangssignaal met een tevoren 20 bepaalde frequentie te leveren, en uit een afgestemde storingsveilige stuureenheid, gekoppeld met het storingsveilige uitgangssignaal en afgestemd op de tevoren bepaalde frequentie hiervan voor het afgeven van het relaisbedieningssignaal in de vorm van een storings-25 veilig* signaal aan de andere zijde van elk van de uitgangsrelais wanneer het uitgangssignaal met de tevoren bepaalde frequentie aanwezig is, waarbij aan de andere zijde van.elk-van de uitgangsrelais is aangesloten op de respectieve bits van de uitgangspoortketen 30 van de storingsveilige uitgangspoort teneinde hieraan het storingsveilig- signaal toe te voeren. 8100104