NL8020238A - - Google Patents

Description

80 2 0 2 3 8 Τ'".

Ν.Ο. 30427 1

4. i I DYNAMISCHE VERHOUDINGLOZE SCHAKELING

: ! VOOR WILLEKEURIGE LOGISCHE TOEPASSINGEN. | ί i s

: I

I , i ï ' j

! TECHNISCH GEBIED I

i , |

Deze uitvinding heeft betrekking op digitale logische j : schakelingen, en meer in het bijzonder op dynamische verhoudingloze : schakelingen voor laag vermogen, lage spanning, willekeurige logische ; 5: circuittoepassingen gefabriceerd gebruik makend van MOS ' technologie.

! STAND DER TECHNIEK j ; ; |

Bij het ontwerpen van digitale logische schakelingen zijn een laag vermogengedrag en minimalisering van de afmetingen essentieel. Met de I 10 ontwikkeling van metaal-oxyde-halfgeleider (MOS) technieken werd de re- ! i alisatie van laag vermogen gedrag verwezenlijkt. Laag vermogen gedrag ! in digitale logische MOS schakelingen is bereikt via twee benaderingen.

j i .

| ' Een eerste benadering heeft gebruik gemaakt van een CMOS ontwerp. CMOS j j ontwerpen hebben in wezen een statische nulstroomafvoer bereikt, maar ; 15 hebben als nadeel in inherent groot matrijsoppervlak en een groot aan- ! tal processtappen. Een tweede benadering voor het bereiken van een laag vermogen gedrag van digitale logische MOS schakelingen is het gebruik van een enkel kanaals "verhoudingloos" ontwerp waarin de logische scha- i I : j j keling niet afhankelijk is van een verhouding van weerstanden zoals ge- j i 1 i | 20 bruikt wordt in invertoren met stuurtrappen van het verrijkingstype en j j ; een belasting van het verarmingstype. Zoals gebruikt en hierin wordt j begrepen maakt een verhoudingloos ontwerp geen gelijkspanningswegen mo-i i : gelijk naar een aardpotentiaal in de logische schakeling. Verhoudinglo- i 8020238 2 * i meervoudige klokpulssignalen teneinde de vermogensdissipatie te reduce- j * i j ! ren. MOS schuifregisters hebben extra voordelen vanwege de kleinere | 1 chip-afmetingen. MOS schuifregisters hebben toepassing gevonden in com- j puter-weergeefstations, elektronische rekenmachines en computer-randap- j 5 i paratuur zoals geheugenschakelingen. Dit gebruik is dynamisch, waarbij j ; klokpulslogica zodanig wordt gebruikt dat ingangen op een bepaald tijd-! j stip moeten worden geladen en uitgangen geldig zijn en kunnen worden I | ontvangen op vooraf bepaalde tijdsperioden. De toepassing van digitale j I logische MOS schakelingen geïmplementeerd in dynamische schuifregisters | 10; is beschreven in een publikatie getiteld MOS/LSI Design and Application, geschreven door William N. Carr en Jack P. Mize (Copyright 1972, | McGraw-Hill Book Company) pagina's 150-167 en een publikatie getiteld ! ; MOS Integrated Circuits, geredigeerd door William M. Penny en Lillian | : Lau (Copyright 1972, Vann Nostrand Reinhold Company) pagina's 260-288.

15 Terwijl verhoudingloze logica een enkel kanaals fabrikageprocessen ; op uitgebreide wijze worden gebruikt in dynamische registertoepassin- j | ; gen, is het gebruik ervan bij het ontwerpen van willekeurige logische j | i schakelingen beperkt. Deze beperking berust in principe op de talloze problemen die samenhangen met de meeste verhoudingloze logische ont- ; 20 werpschema's. Een gebrek van bestaande verhoudingloze logische schema's ; is dat ladingdeling tussen de logische uitgangscapaciteit en de in-; gangscapaciteit van een te sturen trap resulteert in een gereduceerd ; logisch uitgangsniveau. Dit gereduceerde logische uitgangsniveau ver-• mindert de ruismarge van de inrichting en maakt bedrijf bij lage span-I 25 i ningen moeilijk. Een ander nadeel in eerder ontwikkelde verhoudingloze ' ; J i ί logica zijn de gedegradeerde logische niveau's, niet alleen te wijten • ! i j aan de ladingdeling maar ook te wijten aan de gate-source- en gate- j I ! drain-overbruggingscapaciteiten. Gedegradeerde logische niveau's treden | op als gevolg van ongewenste koppeling tussen klokpulssignaallijnen en 30 j logische knooppunten. Een extra nadeel van de eerder ontwikkelde ver-] houdingloze logische circuits is dat talloze verschillende klokpulsfa-j sen moeten worden gegenereerd behalve wanneer een tweefase klokpulsbe-! nadering wordt gebruikt. De meeste tweefase klokpulsbenaderingen kunnen i i echter niet worden gebruikt bij terugkoppellussen met een oneven aantal ' ! ί I 35 i inverterende trappen. Dergelijke terugkoppellussen zijn essentieel bij | ! de constructie van zelfs de eenvoudigste willekeurig logische schake- \ ! lingen, zoals een bistabiele flipflop. Verder hebben eerder ontwikkelde verhoudingloze logische schema’s te lijden van de niet beschikbaarheid ; van de volle voedingsspanning aan logische uitgangen als gevolg van |40 ; drempelspanningsverliezen zelfs wanneer het eerder genoemde nadeel ver- 1.........8 02 0 2 3 8 ..................................- ............... 1 3 * I I oorzaakt door de effecten van ladingdeling buiten beschouwing blijft.

I ! Dit nadeel creëert een probleem voor een logisch circuitblok om dienst

i I

i te doen als klokpulsbron voor opvolgende logische blokken. Tenslotte ! hebben eerder ontwikkelde verhoudingloze logische schema's het nadeel ; 5[ dat de klokpulsbelasting ongewenst hoog kan worden als gevolg van het ! grote aantal gates, drains en source dat met de klokpulslijnen is ge- j i ! i ' koppeld.

1 Er is dus een behoefte ontstaan aan een verhoudingloze dynamische j | logische inrichting die de voordelen biedt die tot nu toe worden ver-! 10 schaft door verhoudingloze logica, namelijk een lage vermogensdissipa- ' ; tie en inrichtingen met een kleine geometrie, waarbij de problemen die j j tot nu toe zijn ontmoet bij willekeurige logische toepassingen zijn ge- j S ëlimineerd. Een behoefte is ontstaan aan een logische inrichting waarin | ' het effect van ladingdeling tussen logische uitgangs- en ingangscapaci- j ! 15 teiten van een trap zijn geminimaliseerd teneinde het volledige oor- i ; i J spronkelijke logische spanningsniveau te handhaven. Verder is een be- ! ' hoefte ontstaan aan een logische inrichting waarin oneven aantallen in- | ! i

verterende trappen kunnen worden ondergebracht in terugkoppellussen, I

j waarbij een tweefase klokpulsbenadering wordt gebruikt teneinde het ge- j 20| nereren van de klokpulsen te vereenvoudigen. Verder is een behoefte i ontstaan aan een logische schakeling, waarin logische uitgangen klok-: pulsen op de volledige voedingsspanning poorten teneinde het gebruik van meervoudige klokpulsfasestelsels te minimaliseren. Bovendien is een ; J ; ! behoefte ontstaan aan een logische inrichting waarin de klokpulsbelas-25 ' ting het mogelijk maakt dat de lading die voor het bedrijf nodig is di-! reet wordt aangeboden via de voedingsspanning in plaats van via de ; klokpulsfase zelf.

I BESCHRIJVING VAN DE UITVINDING.

! | In overeenstemming met de onderhavige uitvinding wordt een dynami- i 130 I sche verhoudingloze schakeling verschaft voor willekeurige logische | ! toepassingen, gebruik makend van MOS technologie teneinde de tot nu toe ! met verhoudingloze logische ontwerpen voor willekeurige logische toe-| passingen samenhangende problemen te elimineren en de voordelen van j laag vermogen, lage spanning en inrichtingen met kleine geometrie te 35 1 bereiken.

j1 In overeenstemming met de onderhavige uitvinding wordt een logi- |

\ I I

| sche schakeling verschaft voor het ontvangen van een ingangssignaal en j I het genereren van een vertraagd uitgangssignaal onder klokpulssturing

; J

i van eerste en tweede niet overlappende klokpulsfasen. De logische scha-401 keling is voorzien van een voedingsspanningsbron. Een voorlaadtransis- 8020238 4 v j I tor is aangesloten op de voedingsspanningsbron en staat onder klokpuls- | j sturing van de eerste klokpulsfase. Een ontlaadtransistor is aangeslo- j ten op de voorlaadtransistor waardoor een eerste knooppunt wordt gede- j | i finieerd en staat onder klokpulssturing van de tweede klokpulsfase ten- j | 5 | einde het eerste knooppunt voorwaardelijk te ontladen, De voorlaadtran- ! ' sistor zorgt voor het voorladen van het eerste knooppunt. Een logische j I j ! | | ingangsinrichting is aangesloten op de ontlaadtransistor waarbij een j : tweede knooppunt wordt gedefinieerd teneinde een ontlaadweg te ver- i j schaffen vanaf het eerste knooppunt naar een aardspanningspotentiaal, j i ! 10 welke logische ingangsinrichting is aangesloten voor ontvangst van het ! : i ingangssignaal. Een uitgangstransistor is aangesloten op het eerste | i knooppunt voor het genereren van het vertraagde uitgangssignaal, welke j ! uitgangstransistor onder klokpulssturing staat van de tweede klokpuls- ! i i ! fase. Een condensator is aangesloten tussen het eerste knooppunt en de | I 15! uitgangstransistor en staat onder klokpulssturing van de tweede klok- j pulsfase voor het handhaven van het eerste knooppunt op een vooraf be-| [ paald spanningsniveau door bootstrap-werking.

Volgens een verder aspect van de onderhavige uitvinding wordt een I enkel bit logische vertragingsinrichting verschaft voor ontvangst van j 20 een ingangssignaal en voor het genereren van een uitgangssignaal dat i ten opzichte van het ingangssignaal over een bit is vertraagd waarbij ; ; j twee maal wordt geïnverteerd binnen een periode van twee klókpulsfasen, j : welke logische enkel bit vertragingsinrichting eerste en tweede niet ' overlappende klókpulsfasen ontvangt. De logische ,enkel bit vertragings- 25: inrichting is voorzien van een voedingsspanningsbron. Een eerste voor- j ; laadtransistor is aangesloten op de voedingsspanningsbron en staat on- | ; der klokpulssturing van de eerste klokpulsfase. Een eerste ontlaadtran- ! i sistor is aangesloten op de eerste voorlaadtransistor, waardoor een ; eerste knooppunt wordt gedefinieerd en staat onder klokpulssturing van I \ : 30: de tweede klokpulsfase teneinde het eerste knooppunt voorwaardelijk te I ! ontladen. Een eerste ingangstransistor is verbonden met de eerste ont- | | ladingstransistor voor het verschaffen van een ontlaadweg vanaf het j 1 ’ i ! eerste knooppunt naar een aardspanningspotentiaal, de eerste ingangs- ! ! transistor is verbonden voor ontvangst van het ingangssignaal. Een eer- i | 35| ste uitgangstransistor is verbonden met het eerste knooppunt voor het i | genereren van een over een half bit vertraagd geïnverteerd uitgangssig- I naai gedurende de tweede klokpulsfase en staat onder klokpulssturing j ! van de tweede klokpulsfase. Een eerste condensator is gekoppeld met het i ] i i eerste knooppunt en de eerste uitgangstransistor en staat onder klok- i 40 pulssturing van de tweede klokpulsfase voor het handhaven van het eer- : ! ! B 0 2 0 2 3 8.......................................'.................: 5 v ste knooppunt op een vooraf bepaald spanningsniveau. Een tweede voor- j I laadtransistor Is gekoppeld met de voedingsspanningsbron en staat onder j I klokpulssturing van de tweede klokpulsfase. Een tweede ontlaadtransis- j tor is gekoppeld met de tweede voorlaadtransistor waardoor een tweede j I 5| knooppunt wordt gedefinieerd en staat onder klokpulssturing van de eer- | i i ! ! j ste klokpulsfase teneinde het tweede knooppunt voorwaardelijk te ontla- | I ! - ! : den. Een tweede ingangstransistor is verbonden met de tweede ontlaad- ! i i ! transistor voor het verschaffen van een ontlaadweg vanaf het tweede | j knooppunt naar de aardspanningspotentiaal, de tweede ingangstransistor ] I 101 is verbonden voor ontvangst van het over een half bit vertraagde uit- ! i i ; gangssignaal van de eerste uitgangstransistor. Een tweede uitgangstran- ! sistor is verbonden met het tweede knooppunt voor het genereren van een j ; over een bit vertraagd uitgangssignaal gedurende de eerste klokpulsfa- | \ se, geïnverteerd ten opzichte van het over een half bit vertraagde ge- | ; 15 i ïnverteerde uitgangssignaal en staat onder klokpulssturing van de eer- ; | ste klokpulsfase. Een tweede condensator is aangesloten tussen het ; tweede knooppunt en de tweede uitgangstransistor en staat onder klok- I pulssturing van de eerste klokpulsfase voor het handhaven van het twee- j | de knooppunt op een vooraf bepaald spanningsniveau. j j ; j j 20: In overeenstemming met een verder aspect van de onderhavige uit- j

; vinding wordt een logische half bit vertragingsinrichting verschaft I

! i ' i voor ontvangst van een ingangssignaal en het genereren van een uit- i gangssignaal dat over een half bit vertraagd is ten opzichte van het | i : | ingangssignaal en binnen een klokpulsfaseperiode twee maal geïnverteerd | 25 is. De logische half bit vertragingsinrichting ontvangt eerste en twee- ; de niet overlappende klokpulsfasen en is voorzien van een voedingsspan- j ; ningsbron. Een eerste voorlaadtransistor is verbonden met de voedings- j ; spanningsbron en staat onder klokpulssturing van de eerste klokpulsfa- I se. Een eerste ontlaadtransistor is aangesloten op de eerste voorlaad- | | 30 transistor waardoor een eerste knooppunt wordt gedefinieerd en staat i onder klokpulssturing van de tweede klokpulsfase teneinde het eerste i ; knooppunt voorwaardelijk te ontladen. Een weerstand is aangesloten op I de eerste ontlaadtransistor. Een eerste ingangstransistor is verbonden | met de weerstand waardoor een tweede knooppunt wordt gedefinieerd voor 35: het verschaffen van een ontlaadweg vanaf het eerste knooppunt naar een | | aardspanningspotentiaal, de eerste ingangstransistor is aangesloten | ; voor ontvangst van het ingangssignaal. Een eerste uitgangstransistor is ! gekoppeld met het eerste knooppunt voor het genereren van een over een I 1 i : half bit vertraagd geïnverteerd uitgangssignaal gedurende de tweede |40ί klokpulsfase en staat onder klokpulssturing van de tweede klokpulsfase. j 8020238 1 6 i i Een eerste condensator is gekoppeld met het eerste knooppunt en met de ; eerste uitgangstransistor en staat onder klokpulssturing van de tweede ' i klokpulsfase voor het handhaven van het eerste knooppunt op een vooraf

| bepaald spanningsniveau. Een tweede ontlaadtransistor is verbonden met I

; 5 j de tweede voorlaadtransistor waardoor een derde knooppunt wordt gedefi- j

[ nieerd en staat onder klokpulssturing van de tweede klokpulsfase ten- I

I 1 ï ; einde het derde knooppunt voorwaardelijk te ontladen.

I , Een tweede ingangstransistor is verbonden met de tweede ontlaad- j transistor voor het verschaffen van een ontlaadweg vanaf het derde · i ! : !10i knooppunt naar de aardspanningspotentiaal, de tweede ingangstransistor i is verbonden met het tweede knooppunt. Een tweede uitgangstransistor is | verbonden met het derde knooppunt voor het genereren van een over een j j half bit vertraagd geïnverteerd uitgangssignaal gedurende de tweede i ! | j klokpulsfase en staat onder klokpulssturing van de tweede klokpulsfase.

i15 | Een tweede condensator is gekoppeld met het derde knooppunt en met de · ! | : ; tweede uitgangstransistor en staat onder klokpulssturing van de tweede ] | ι ί i klokpulsfase voor het handhaven van het derde knooppunt op een vooraf ί i bepaald spanningsniveau.

i | · | In overeenstemming met nog een ander aspect van de onderhavige i 20 uitvinding is in een logische schakeling, waarin een aantal logische !

i ' I

inrichtingen onderling gekoppeld is in opvolgende logische blokken, een klokpulssignaal genererende schakeling aangebracht voor het genereren j van klokpulssignalen die worden gebruikt door een opvolgend logisch : blok in responsie op het uitgangssignaal van een voorafgaand logisch I25 blok. De klokpulssignaal genererende schakeling ontvangt een ingangs- i ! 1 i signaal en ontvangt eerste en tweede niet overlappende klokpulsfasen en | : is voorzien van een eerste transistor voor ontvangst van het ingangs- j ί signaal en de eerste klokpulsfase. Een tweede transistor is gekoppeld | met de eerste transistor waardoor een eerste knooppunt wordt gedefini-30 ; eerd. De tweede transistor is gekoppeld voor ontvangst van de tweede ! klokpulsfase teneinde een uitgangsklokpulssignaal te verschaffen aan j een opvolgend logisch blok bij ontvangst van de tweede klokpulsfase. De | tweede transistor handhaaft een vooraf bepaalde lading op het eerste ' I knooppunt.

; i 35 ί In overeenstemming met nog een ander aspect van de onderhavige j „ i uitvinding wordt een logische bufferinvertorschakeling verschaft voor j ' j i ontvangst van een ingangssignaal en voor het genereren van een ver- I 1 j | ; traagd uitgangssignaal voor afgifte aan de uitgang aan opvolgende ge- j I ; koppelde logische schakelingen. De logische bufferinvertorschakeling j i \ i |40 : staat onder klokpulssturing van de eerste en tweede niet overlappende \

BOZÖYSB

7 : : klokpulsfasen en is voorzien van een voedingsspanningsbron. Een voor- I ; laadtransistor is gekoppeld met de voedingsspanningsbron en staat onder : klokpulssturlng van de eerste klokpulsfase. Een eerste ontlaadtransis-tor is gekoppeld met de voorlaadtransistor waardoor een eerste knoop-5\ punt wordt gedefinieerd en staat onder klokpulssturing van de tweede | klokpulsfase teneinde het eerste knooppunt voorwaardelijk te ontladen.

I Een ingangstransistor is gekoppeld met de ontlaadtransistor voor het j 1 : verschaffen van een ontlaadweg vanaf het eerste knooppunt near een i

i | I

| i aardspanningspotentiaal. De ingangstransistor is aangesloten voor ont-i i \ | 101 vangst van het ingangssignaal. Een transistor is gekoppeld met het eer- j ! j ste knooppunt teneinde dit eerste knooppunt effectief te isoleren van j de uitgang van de logische bufferinvertorschakeling. De transistor j j staat onder klokpulssturing van de tweede klokpulsfase. Een uitgangs- I ! transistor is aangesloten op de transistor voor het genereren van het \ ! | 15; vertraagde uitgangssignaal en staat onder klokpulssturing van de tweede ; klokpulsfase.

| KORTE OMSCHRIJVING VAN DE TEKENINGEN.

| Voor een meer compleet begrip van de onderhavige uitvinding en | verdere doelstellingen en voordelen daarvan zal nu worden gerefereerd ! 20 aan de navolgende gedetailleerde beschrijving in samenhang met de bege-I : leidende tekeningen waarin: FIGUUR 1 een schematisch logisch schakelingsdiagram is ter illu- ! i i | [ stratie van de logische een bit signaalvertragingsinrichting volgens de j ' onderhavige uitvinding; I 25 FIGUUR 2 signaalgolvormen toont ter illustratie van de werking van i de voorgestelde logische een bit signaalvertragingsinrichting getoond i I : j in FIGUUR 1; | FIGUUR 3 een schematisch logisch schakelingsdiagram is ter illu- | | stratie van een logische NIET-EN-poortinrichting waarin de voorgestelde i ! 30' eerste half bit signaalvertragingsinrichting getoond in FIGUUR 1 wordt j | ; i I gebruikt; ! FIGUUR 4 een schematisch logisch schakelingsdiagram is ter illu- j ; ! stratie van een logische NIET-OF-poortinrichting waarin de voorgestelde i eerste half bit signaalvertragingsinrichting getoond in FIGUUR 1 wordt 35 1 gebruikt; ! FIGUUR 5 een schematisch logisch schakelingsdiagram is ter illu- ! · ! stratie van een complexe logisache poortinrichting waarin de voorgestelde eerste half bit signaalvertragingsinrichting getoond in FIGUUR 1 : wordt gebruikt; i |40 FIGUUR 6 een schematisch logisch schakelingsdiagram is ter illu- 8020238 8 I stratie van de logische half bit signaalvertragingsinrichting volgens j onderhavige uitvinding; I ' FIGUUR 7 signaalgolfvormen toont ter illustratie van de werking i ! van de voorgestelde logische half bit signaalvertragingsinrichting ge- | | 5 toond in FIGUUR 6; 1 i FIGUUR 8 een schematisch logisch schakelingsschema is ter illu- | I ! stratie van de logische gepoorte klokpulsinrichting volgens onderhavige i uitvinding; FIGUUR 9 een schematisch logisch schakelingsdiagram is ter illu- ] ! 10: stratie van de logische bufferinvertorinrichting volgens onderhavige | : uitvinding waarin de logische gepoorte klokpulsinrichting van FIGUUR 8 | ; wordt gebruikt; \ I FIGUUR 10 een schematisch logisch schakelingsdiagram is ter illu- ! I | i i j stratie van een logische deel-door-twee inrichting waarin de voorge- ! ! i i j 15; stelde een bit signaalvertragingsinrichting, half bit signaalvertra- j i gingsinrichting en logische gepoorte klokpulsinrichting volgens onder- | ! ! havige uitvinding worden gebruikt; ! 1 'i : FIGUUR 11 een schematisch logisch schakelingsdiagram is ter illu- j stratie van een logische binaire deel-door-acht inrichting waarin de 20 voorgestelde logische inrichtingen worden gebruikt; en | FIGUUR 12 een blokschema is van een programmeerbaar klokpulsdeel- ; stelsel waarin de voorgestelde logische inrichtingen worden gebruikt. j : GEDETAILLEERDE BESCHRIJVING. |

Het zal duidelijk zijn dat de voorgestelde logische inrichtingen I 25 op een breed gebied toepassing vinden voor gebruik in willekeurige logische schakelingen. Tot dergelijke toepassingen behoren bijvoorbeeld | telecommunicatie-codeer/decodeerinrichtingen, klokpulsdelers, program-| meerbare klokpulsdelers, willekeurige logische schakelingen, successie-; velijke benaderingschakelingen, in/uitgangsregisters, schuifregisters, 30i houdregisters, en binaire tellers, om er slechts enkelen te noemen. De | uitvoeringsvormen van de onderhavige uitvinding worden voorgesteld ten-I einde voorbeelden te verschaffen van het gebruik van de voorgestelde I logische inrichtingen en zijn niet bedoeld om op enige wijze beperkend j I te zijn. j 35: In Figuur 1 is een logische inrichting voor een bit signaalvertra- j ! ging volgens onderhavige uitvinding geïllustreerd en in zijn algemeen-i heid aangeduid met het cijfer 20. Een enkel bits signaalvertragingsele-; ment 20 is opgebouwd uit identieke logische half bit signaalvertra-gingsinrichtingen, die in het algemeen worden geïdentificeerd door de 40 cijfers 24 en 26. De half bit signaalvertragingen 24 en 26 voeren elk .Ö Ö 2 0 2 3 8................ .........................".........................! 9 een inversie van het ingangssignaal uit, zodat als het ingangssignaal j ! i gelijk is aan een logische een of hoog is, dan zal de uitgang van de | half bit signaalvertraging 26 hoog zijn. Als op soortgelijke wijze de I : i ingang van de half bit signaalvertraging 24 een logische nul is of laag j | 5 is, dan zal de uitgang van de half bit signaalvertraging 26 laag zijn.

i '

De logische half bit signaalvertragingsinrichting 24 bevat de i ; | ; transistor 30 met de aansluitingen 30a en 30b en de stuuraansluiting | : 30c. Tenzij anders wordt aangegeven zijn de hierin gebruikte transis- ; torinrichtingen transistoren van het verrijkingstype, waarvan twee aan-1 ! ! I 10 sluitingen geïdentificeerd zullen worden door het transistornummer ge- j volgd door een achtervoegsel "a" of "b" en een stuuraansluiting die ge- | i ïdentificeerd wordt door het transistornummer en het achtervoegsel "c”.

; ! j ! Transistor 30 is gekoppeld met een transistor 32 zodanig dat aanslui- j | ting 32a van transistor 32 een knooppunt A definiëert op de verbinding j |15 met de aansluiting 30b van transistor 30. Transistor 34 is met zijn j ; aansluiting 34a gekoppeld met aansluiting 32b van transistor 30 tenein-I de een knooppunt B te vormen. De aansluiting 34b van transistor 34 is j ί aangesloten op aardspanningspotentiaal. |

De uitgang van de half bit signaalvertraging 24 loopt via een uit-j20 gangstransistor 36 waarvan de aansluiting 36a verbonden is met knooppunt A en waarvan de aansluiting 36b verbonden is met de ingang van de i half bit signaalvertraging 26 op een knooppunt C. Een belangrijk aspect van de voorgestelde een bit signaalvertraging 20 is een condensator 38, aangesloten tussen knooppunt A, gedefinieerd als het knooppunt van de I25 j aansluitingen 30b, 32a en 36a en aansluiting 38c. j

De ingangsasignalen naar de een bit signaalvertraging 20 omvat i niet-overlappende klokpulsfasen geïdentificeerd als Cl en C2. De klok-! pulsfase Cl wordt aangeboden aan de stuuraansluiting 30c van transistor

i I

| 30. De klokpulsfase C2 wordt aangeboden aan aansluiting 32c van tran-30 ; sistor 32 en aansluiting 36c van transistor 36. Het ingangssignaal van de een bit signaalvertraging 20 wordt aangeboden via een transistor 40 ! die ten opzichte van de een bit signaalvertraging 20 extern is en onder j i klokpulssturing staat door de aan transistor 34 toegevoerde klokpulsfa- I ί se Cl. Een positieve ingangsspanningsbron is verbonden met de aanslui-|35 i ting 30a van transistor 30 van de een bit signaalvertraging 20. Ook kan I i een positieve spanning worden aangeboden door de klokpulsfase Cl zelf. j | : In deze beschrijving zal een klokpulsfase worden gedefinieerd als een ί ; halfbit periode, zodat twee klokpulsfasen een een bit tijdinterval re-; presenteren. j [40 ! De componenten van de halfbit signaalvertraging 26 zijn geïdenti- i _ i _ i ©o2 0 É3 8.....................

10 • ficeerd met dezelfde referentienummers, corresponderend met de in het

; bovenstaande ter identificatie van de componenten van de halfbit sig-I naalvertraging 24 gebruikte referentienummers, echter is een toegevoegd : symbool (') voor deze componenten gebruikt. Het blijkt, dat de klok- j 5 pulsfase C2 wordt aangeboden aan transistor 30’, en de klokpulsfase Cl ; wordt aangeboden aan de transistoren 32' en 36'. De uitgang van de half j bit signaalvertraging 24 wordt als ingang toegevoerd aan de half bit : signaalvertraging 26 en wel aan transistor 34'. De uitgang van de half i bit signaalvertraging 26 wordt geleverd door transistor 36'. Een voe-; 10; dingsbron is verbonden met transistor 30' of de klokpulsfase C2 kan de | voedingsspanning verschaffen voor de half bit signaalvertraging 26. I

; i !

Het gebruik van de klokpulsfase Cl en de klokpulsfase C2 in plaats ! I van de positieve voedingsspanningsbron voor het bekrachtigen van de ! transistoren 30 en 30' zorgt voor een extra klokpulsbelasting als ge- j i i i ; i | 15 i volg van het feit dat de klokpulsfase de lading moet verschaffen voor | 1 het opladen van de capaciteiten op de knooppunten A en A'. Een voordeel j 1 van het gebruik van de klokpulsfasen als laadbron is echter de elimina- ! I ; tie van de behoefte aan positieve voedingsspanningssignaallijnen in de ! i i I ; gehele een bit signaalvertraging 20 zodat ruimte wordt bespaard nodig | 20 voor het fabriceren van de inrichting volgens de uitvinding, i , j

De een bit signaalvertragingslijn 20 kan in cascade worden geschakeld door de uitgang C’ te verbinden met de ingang 34c teneinde een ! i schuifregister of een andere willekeurige logische eenheid te vormen.

In de volgende discussie zal, wanneer wordt verwezen naar een compo-i 25; nent, de corresponderende component die wordt geïdentificeerd door een : | ; overeenkomstig referentiecijfer, op soortgelijke wijze functioneren, j Tijdens bedrijf functioneert de transistor 30 als voorlaadinrich- | ting voor het voorladen van knooppunt A tot een spanning gelijk aan de j j voedingsspanning vermindert met de drempelspanning van transistor 30. j 30 Transistor 30 laadt al de capaciteiten die aanwezig zijn op het knoop- | ! punt A met inbegrip van een eventuele shunt capaciteit op het knooppunt i A naar aardpotentiaal en laadt tevens condensator 38. De transistor 32 | functioneert als ontlaadinrichting zodat het voor transistor 34 moge- I | lijk wordt om een selectieve ontlaadweg naar aarde te verschaffen om de 35' capaciteit op het knooppunt A te kunnen ontladen. Transistor 32 ont-! laadt voorwaardelijk de capaciteit op het knooppunt A wanneer de klok-| pulsfase C2 aanwezig is. Het kan ingezien worden, dat de transistoren 30, 32 en 34 nooit vanaf de voedingsspanningsbron naar aarde worden doorgeschakeld omdat de transistoren 30, 32 en 34 nooit tegelijkertijd 40 geleiden als gevolg van het niet overlappende klokpulsschema van de 802Ö238 11 j klokpulsen CÏ en C2. Daarom is er nooit een gelijkspanningsweg naar ; : aardpotentiaal, hetgeen essentiëel is in het verhoudingloze logicasche- ! i ma volgens onderhavige uitvinding. Transistor 36 functioneert als uit-' gangseenheid en doet dienst voor het koppelen van de logische uitgang : i i 5! op knooppunt A met de ingang van een andere trap of trappen zoals j ! i | I i knooppunt C aan de ingang van transistor 34'. i j ; j | Een belangrijk aspect van de onderhavige uitvinding is de werking i 1 van de condensatoren 38 en 38', die een bootstrap-werking mogelijk ma- I j : | ; ken om het effect van het ladingdelingsproces binnen een bit signaal- 110; vertraging 20 te overwinnen. Zoals hierin gebruikt, refereert de boots- trap-werking aan het effect, dat de spanning aanwezig op een knooppunt | · zal uitstijgen boven de voedingsspanning. Ladingdeling refereert aan de i ; ; | effening van spanning opgeborgen in twee condensatoren, die resulteert | : wanneer een eerste voorgeladen condensator ontlaadt naar een tweede on- | 115 ; geladen condensator. Tijdens bedrijf wordt gedurende klokpulsfase Cl knooppunt A voorgeladen tot een drempelspanning onder de voedingsspan-! j ning +V. Gedurende de klokpulsfase C2 neemt de klokpulsfase C2 toe, j ! ; waardoor het knooppunt A uitstijgt boven de positieve voedingsspanning.

; Knooppunt A zal dan lading delen met knooppunt C vooropgesteld dat de j 20 ingangsspanning zich op een laag niveau bevindt. Vooropgesteld dat con- | j | densator 38 ongeveer even groot of groter is dan de shuntcapaciteit j : aanwezig op het knooppunt C, zal het knooppunt C stijgen tot de volledige drempelspanning onder de positieve voedingsspanning, zodat er geen verlies optreedt in de overgedragen spanning zoals wel het geval is in 125 eerder ontwikkelde circuits die geen condensator 38 volgens de onderha-; vige uitvinding gebruiken. Bij afwezigheid van de condensator 38 vindt | i de ladingdeling plaats tussen knooppunt A en knooppunt C en het resul-, taat is dat beide knooppunten A en C dalen tot een spanning lager dan | een drempelwaarde onder de positieve voedingsspanning.

30 Met verwijzing naar zowel FIGUUR 1 als FIGUUR 2 zal nu een meer ! gedetailleerde verklaring van de werking van de geïllustreerde een bit j signaalvertraging worden beschreven. De FIGUREN 2a en 2b illustreren ; klokpulsfasen Cl en C2. Het valt duidelijk te zien dat de klokpulsfasen • Cl en C2 niet overlappend zijn en pulsen zijn met een spanningsniveau 35 ! van +V. Aangenomen wordt dat bij klokpuls 50 van fase Cl de ingang laag j I wordt, waarbij een ongedefinieerde waarde aanwezig was voorafgaand aan : klokpuls 50 van fase Cl (FIGUUR 2a). Gedurende klokpuls 50 van fase Cl (FIGUUR 2a) zal de spanning op het knooppunt A voorladen tot een waarde j : : | gelijk aan de voedingsspanning vermindert met een drempelspanning (FI- j 40 GUUR 2c). De spanning op de knooppunten C (FIGUUR 2d), C' (FIGUUR 2e) ! I ! _ ........................................ _............... ....................... ; 8020238 12 i en A' (FIGUUR 2g) is ongedefinieerd gedurende klokpulsfase 50. Als bij | klokpuls 52 van fase C2 (FIGUUR 2b) de klokpulsfase 52 stijgt, dan zal i ! ! de spanning op het knooppunt A (FIGUUR 2c) niet ontladen maar eenvoudig uitstijgen boven de positieve voedingsspanning zoals getoond is in FI- | 5; GUUR 2c bij punt 54 en daarna lading delen op punt 56 met de capaciteit I aanwezig op knooppunt C. Als de spanning op knooppunt A enigszins af- i | 1 neemt dan neemt de spanning op knooppunt C toe. Zoals getoond is in JTI-

! j I

j | GUUR 2d staat op knooppunt C nu een logische een. Knooppunt C’ repre- j | senteert nog steeds de voorafgaande data zoals geïllustreerd is met de j 10| stippellijn in FIGUUR 2e. Op de volgende klokpuls 58 van fase Cl voert ί I de halfbit signaalvertraging 26 zijn inverse functie uit en de spanning | J op knooppunt C' (FIGUUR 2e) daalt. Voor een ingangswaarde aangeboden i i ί S aan de transistor 34 (FIGUUR 1) op een nulniveau of laag niveau (FIGUUR j I i ί 2f) is de spanning op knooppunt C dus gelijk aan een logische een en j 15: komt knooppunt C' op nul. Zoals getoond is in FIGUUR 2g wordt knooppunt I : .1 I ; A’ bij klokpulsfase 52 geladen tot de voedingsspanning vermindert met ! | een drempelwaarde.

ί Aangenomen wordt nu dat de ingangsspanning (FIGUUR 2f) wijzigt van | ! een lage waarde naar een hoge waarde gedurende klokpulsfase 58. Op de ! 120 nieuwe volgende klokpuls 60 van fase C2 zal het knooppunt A (FIGUUR 2c) ' 1 i ontladen, het was voorgeladen gedurende klokpulsfase 58, hetgeen bete- ; i kent dat het hoog blijft omdat het hoog was aan het begin van de klok- j | pulsfase 58. Op de klokpuls 60 van fase C2 daalt de spanning op het j ' knooppunt A omdat de ingang (FIGUUR 2f) nu gelijk aan een is, zodat j ί 25 Ι wanneer de klokpuls 60 van fase C2 stijgt, de transistor 32 in gelei- ; i i j j ding komt en de lading van het knooppunt A afvloeit via de transistoren ! I 32 en 34 zodat het knooppunt A naar aarde wordt ontladen. Als de span- | ning op het knooppunt A (FIGUUR 2c) daalt, dan daalt ook de spanning op | i het knooppunt C (FIGUUR 2d) omdat transistor 36 actief is. Gedurende de

i 30 j nieuwe daarop volgende klokpuls 62 van fase Cl is er, omdat knooppunt C

i 1 | j laag is, geen ontladingsweg voor de knooppunten C' en A' om naar aarde j te ontladen, zodat de knooppunten C' (FIGUUR 2e) en A (FIGUUR 2g) hoog ; worden. Knooppunt A' laadt voor gedurende klokpulsfase 60 en stijgt uit j op punt 64 op de stijgende flank van de klokpuls 62 van fase Cl en 35 ! deelt lading op punt 66. Het kan worden ingezien dat voor een ingangs-I waarde die een is of een hoog niveau aanneemt, het knooppunt C (FIGUUR ! 2d) laag wordt en knooppunt C' (FIGUUR 2e) hoog wordt als illustratie van het feit dat twee inversies optreden gedurende de werking van de ί j half bit signaalvertragingen 24 en 26. Een volledige bitpriode is nodig 540 om deze twee inversies uit te voeren. De eerste inversie vindt plaats .....80 2 0 2 3 8..............

13 ; gedurende een klokpulsperiode C2 terwijl de tweede inversie plaats I '

| | vindt gedurende een klokpulsperiode Cl. Zoals getoond is in de FIGUREN

| 2d en 2e kunnen de knooppunten C en C' niet boven de drempelwaarde komen onder de positieve voedingsspanning, omdat zodra ze de drempelwaar- j i : !

| 5 de onder de positieve voedingsspanning bereiken, transistor 36 (FIGUUR

i ; I

| i 1) blokkeert en de uitgang niet langer kan stijgen; zolang echter de ! i . ! | ' bootstrap-capaciteitswerking van condensator 38 optreedt, worden de 1 ' ! knooppunten A en A' hoger zodat de uitgangen C en C' worden opgetrokken [ ; .1 | ; tot een drempelwaarde onder de voedingsspanning zodat de voordelen van i 10; de onderhavige uitvinding worden bereikt.

ij In de FIGUREN 3, 4 en 5 is een half bit signaalvertraging 24 geïl- i i lustreerd voor het uitvoeren van meer gecompliceerde poortfuncties, : waarbij overeenkomstige cvijfers zijn gebruikt voor overeenkomstige en : corresponderende in het voorgaande geïdentificeerde componenten. Het ; 15' blijkt dat transistor 34, functionerend als ontladingsorgaan naar aar-I : de, vervangen is door de transistoren 70 en 72 (FIGUUR 3). De transis- j i ; toren 70 en 72 zijn in serie geplaatst teneinde als een NIET-EN-poort j functioneren. FIGUUR 4 illustreert de parallel geschakelde transistoren j | | 74 en 76 in tegenstelling tot transistor 34 (FIGUUR 1) teneinde als ; i I ï i 20 NIET-OF-poort te werken. Een verdere complexe poort is geïllustreerd in ! ί 1 i i FIGUUR 5 waarin transistoren 70 en 72 in serie zijn aangesloten en pa- i i ; rallel daaraan transistor 76 is aangesloten teneinde een complexe poort ; ί ; | te vormen. De vervanging van transistor 34 door de transistoren 70, 72, j I ! | 74, en 76 modificeert de inverse functie van de half bit signaalvertra- j 25 ging 24 teneinde logische functies uit te voeren aanvankelijk van de

; logische combinatie van ingangen naar deze transistoren. Omdat de tran- I

\ sistoren 70, 72, 74 en 76 een ontladingsweg naar aarde vormen voor de capaciteit op knooppunt A afhankelijk van de combinatie van hun respec- j tievelijke ingangen, is deze ontlading logisch afhankelijk in plaats j ! } i i 30 van een inverterende ontlading uitgevoerd door transistor 34 (FIGUUR 1) \ ! 1 ! i van de half bit signaalvertraging 24. Alhoewel de meer gecompliceerde i poorten van de FIGUREN 3, 4 en 5 alleen geïllustreerd zijn met betrek- ; king tot de half bit signaalvertraging 24 (FIGUUR 1), kan transistor i j 34' ook worden vervangen door verdere transistoren teneinde sterker 35; complexe poortinrichtingen te vormen.

i ! ! Zoals in het voorgaande werd opgemerkt voert de een bit logische j 1 '8020238 signaalvertragingsinrichting 20 een tweetraps inversie uit op het in-

i I

; gangssignaal gedurende twee klokpulsfasen pf een bitperioden. In willekeurige logische circuittoepassingen is het ook wenselijk om een twee-40 traps inversie uit te voeren in een klokpulsfase of een halve bitperlo- 14 v ; de. FIGUUR 6 illustreert een logische half bit signaalvertragingsin- ; richting volgens onderhavige uitvinding, in zin algemeen geïdentifi- • ceerd door het cijfer 90. Dezelfde referentiecijfers zijn gebruikt voor ; dezelfde en corresponderende componenten als in FIGUUR 1 zijn gebruikt, 5| teneinde de elementen van de logische half bit signaalvertragingsin- j richting 90 te identificeren. j

De klokpulsfase Cl wordt aangeboden aan de transistoren 30 en 30' i ' i en de klokpulsfase C2 wordt aangeboden aan de transistorten 32, 32', ' 36, 36' en de condensatoren 38 en 38'. De uitgangstransistoren 36 en ; 10 36' genereren de uitgangssignalen op de knooppunten C en C'. Zoals in i i i het voorgaande is beschreven functioneert de transistor 30 voor het j i voorladen van de capaciteit aanwezig op het knooppunt A tot een drem- j ! pelwaarde onder de positieve voedingsspanning. Transistor 32 voert weer ! ! ! i : de ontladingsfunctie uit, welke het mogelijk maakt dat knooppunt A se- j ! 15: lectief wordt gekoppeld met de logische ontladingsweg naar aarde via i | | transistor 34. Omdat transistor 34 een enkelvoudige inrichting is wordt ! de logische half bit signaalvertragingsinrichting 90 tot een invertor- ; paar dit in tegenstelling tot het gebruik van verdere logische inrich- I ; ! tingen aangesloten in de vorm van een ontladingsweg naar aarde zoals i ! 20; beschreven met verwijzing naar de Figuren 3, 4 en 5. Condensator 38 is ' i j de capacitieve eenheid die de bootstrap-functie uitvoert voor de span- ; ning op het knooppunt A bij stijgende klokpulsfase C2. Transistor 36 is de uitgangseenheid waarmee knooppunt A kan worden gekoppeld met een : i j ' ! volgende trap of volgende trappen met half bit logische signaalvertra- i 25 gingsinrichtingen 90. Tussen transistor 32 en transistor 34 is een ver-armingstransistor 92 aangebracht zodanig dat aansluiting 92a gekoppeld | ; is met transistor 32, aansluiting 92 en stuuraansluiting 92c zijn ge- i \ koppeld met knooppunt B, hetgeen ook gekoppeld is met de stuuraanslui- I S ting 34c' van transistor 34'. Verarmingstransistor 92 is tussengescha- I ; j 30j keld teneinde te functioneren als weerstand voor het begrenzen van de | stroom die gegenereerd wordt als de klokpulsfase C2 stijgt. j ! : j ] De logische half bit signaalvertragingsinrichting 90 werkt zoda- i : j | ; nig, dat als de klokpulsfase C2 stijgt, het knooppunt A hoog wordt ge- j ! ! bufferd. Als transistor 34 ingeschakeld is als gevolg van een hoog ni- j i ! | 35. veau aan zijn ingang via transistor 40, dan zal er stroom lopen van ! ! ! condensator 38 vanaf knooppunt A naar aarde via transistoren 32, 92 en j j 34. Deze stroom moet worden begrensd door de verarmingstransistor 92, | j | ; zodat de spanning op het knooppunt B niet aanzienlijk zal stijgen boven 1 8020238 aardpotentiaal. Voor de werking van de getoonde logische half bit sig- i | 40i naalvertragingsinrichting 90 is het essentiëel dat de spanning op het 15 j knooppunt B niet significant uitstijgt boven aardpotentiaal wanneer de j stroompiek optreedt bij de stijgende flank van de klokpulsfase C2, om- I ! dat dan transistor 34' zal worden geactiveerd. Het activeren van tran-! ' sistor 34' via ontlading van de capaciteit op het knooppunt A is onge- ! j i 5; wenst omdat activering van transistor 34' op deze wijze bestuurd zou i worden door klokpulsfase C2 in plaats van een activatie bestuurt door i i ! ! het logische ingangssignaal. Kort gezegd begrenst de verarmingstransis- i ! ! j ' tor 92 de stroom die samen gaat met de stijgende flank van de klokpuls- j | | fase C2 zodat het knooppunt B niet kan uitstijgen boven de drempelwaar- j | 10' de van transistor 34' om te verzekeren dat de tweede invertortrap van | ; de logische half bit signaalvertragingsinrichting 90 correct zal func- j i tioneren en te verzekeren dat knooppunt A' niet zal ontladen vooraf- j i i gaand aan de periode waarin transistor 34' werkelijk is geactiveerd. j | ! Het kan daarom worden ingezien dat de trap 90a van de logische half bit j | 15' signaalvertragingsinrichting 90 de trap 90b kan sturen teneinde een j l i tweetraps inversie uit te voeren in een enkele halve bitperiode, ter- j I 1 wijl een logische een bit signaalvertragingsinrichting 20 twee inver- : sies uitvoert binnen twee klokpulsfasen, een volledige bitperiode. i i ; ! j Met verwijzing naar beide FIGUREN 6 en 7 zal een meer gedetail- | | 20 leerde verklaring van de werking van de logische half bit signaalver- ! i tragingsinrichting 90 nu worden besproken. Zoals geïllustreerd is in i j . 1 FIGUUR 7g, wordt allereerst aangenomen dat de ingangsspanning van de

: logische half bit signaalvertragingsinrichting 90 laag is. Als de klok- j ; I

puls 100 van fase Cl stijgt, dan worden de knooppunten A en A' voorge- j | 25| laden binnen een drempelwaarde van de positieve voedingsspanning V, zo-

: als geïllustreerd is in de FIGUREN 7c en 7d. De knooppunten C, C' en B

; in de FIGUREN 7e, 7f en 7h hebben daarvoor onbekende informatie zoals I geïllustreerd is door de stippellijnen. De klokpuls 102 van fase C2 i ! ! | stijgt dan waardoor getracht wordt om de knooppunten A en A' op een 30Ι spanning te brengen boven de positieve voedingsspanning zoals geïllu- | ! streerd is bij de punten 104 en 106 (FIGUREN 7c en 7d). Als de ingangs- i i spanning laag is (FIGUUR 7g), dan is er niets om te voorkomen dat het ; knooppunt A uitstijgt boven de positieve voedingsspanning en condensa-1 tor 38 (FIGUUR 6) zal lading delen zodat de spanningen op knooppunten C 35 i en B zullen stijgen, geïllustreerd in de FIGUREN 7e en 7h. Als knoop- j | | punt B hoog wordt, dan komt transistor 34' in geleiding. Omdat klokpuls ί I ; 102 van fase C2 in deze tijdsperiode hoog is en omdat transistor 34' en i , , | transistor 32' in geleiding zijn zal knooppunt A' ontladen bij punt 108 j | (FIGUUR 7d) en knooppunt C' zal ontladen op punt 110 (FIGUUR 7f) omdat i i j 40 transistor 36' ook ingeschakeld is gedurende klokpuls 102 van fase C2 1 8 020 2 3 8 16 ; : (FIGUUR 7b). Daarom kan worden ingezien dat voor een lage ingangsspan- ! ! ning (FIGUUR 7g) de knooppunten B en C naar hoge niveau's gaan waarmee i I | ! de ene inversie wordt aangegeven en knooppunt C' is naar een laag ni- j ! i ! veau gegaan hetgeen de tweede inversie van het ingangssignaal aantoont, j I 5; Deze twee inversies hebben plaats gevonden binnen een enkele klokpuls- : fase C2 of een halve bitperiode.

i ; j Wordt nu aangenomen dat het logische ingangssignaal (FIGUUR 7g) hoog is, dan zal knooppunt B naar aardpotentiaal worden getrokken. Ge-i durende klokpuls 112 van fase Cl (FIGUUR 7a) zullen de knooppunten A en i , j I 10i A' (FIGUREN 7c en 7d) wordt voorgeladen tot een drempelwaarde onder de positieve voedingsspanning zoals in het voorgaande is beschreven. Als j i klokpuls 114 van fase C2 (FIGUUR 7b) stijgt, dan trachten beide knoop- ί ί ! ί punten A en A' uit te stijgen boven de positieve voedingsspanning op de j | | punten 116 en 118 (FIGUREN 7c en 7d). Omdat het ingangsniveau hoog is j ! 15 (FIGUUR 7g), is transistor 34 ingeschakeld en loopt er stroom door de j | ! transistoren 32, 92 en 34 voor het ontladen van de capaciteit van de j J j condensator 38 op knooppunt A naar aarde. Daarom zullen knooppunt B j

S (FIGUUR 7h), knooppunt A (FIGUUR 7c) en knooppunt C (FIGUUR 7e) alle- I

maal naar aarde worden ontladen. Omdat knooppunt B continu op aarde is | 20 geklemd door het hoge ingangsniveau op transistor 34, is transistor 34' ! j uitgeschakeld omdat de spanning op de stuuraansluiting 34c' niet kan j uitstijgen boven de drempelspanning van transistor 34' als gevolg van de werking van transistor 92 die de stroom begrenst. Omdat transistor i 34' uitgeschakeld is zal het knooppunt A' niet ontladen maar in plaats 25' daarvan zal de spanning uitstijgen boven de positieve voedingsspanning op het punt 118 en daarna lading delen met knooppunt C' op punt 120 I (FIGUUR 7d). Het kan derhalve worden ingezien dat een tweetraps inver- i sie plaats vindt bij het hoge ingangsniveau (FIGUUR 7g) omdat een laag i 1 | i niveau nu aanwezig is op knooppunt C, knooppunten A en B en een hoog 30· niveau op knooppunt C'. Beide inversies worden uitgevoerd gedurende een 1 ' i : enkele klokpulsfase C2.

| i ; FIGUUR 8 illustreert de logische inrichting volgens de onderhavige i | ! uitvinding voor het genereren van gepoorte klokpulsen, welke inrichting | ; i ί • in zijn algemeenheid aangeduid is met het cijfer 130. De logische ge- i | 35ί poorte klokpulseninrichting 130 wordt aangedreven door klokpulsfasen en ; | ! ί genereert gepoorte klokpulsfasen die worden gebruikt voor klokpulsbe- | ί sturing van daarop volgende logische inrichtingen. De logische gepoorte ί klokpulsinrichting 130 bevat drie transistoren 132, 134 en 136. Het Ιοί gische ingangssignaal wordt aangeboden aan aansluiting 132a van tran-40 sistor 132, waarvan de aansluiting 132b verbonden is met de stuuraan- 1........8 02 0 2 3 8...........' 17 ; sluiting 134c van transistor 134 teneinde een knooppunt A te vormen. De ! stuuraansluiting 132c van transistor 132 ontvangt de klokpulsfase Cl, | die ook wordt aangeboden aan de stuuraansluiting 136c van transistor J 136. De aansluiting 134a van transistor 134 ontvangt de klokpulsfase ! i ! 5] C2. Aansluiting 134b en aansluiting 136a van transistor 136 zijn gekop-

I i I

i peld teneinde een knooppunt B te vormen welke een gepoorte klokpulsfase

i I

! I C2 genereert. Aansluiting 136b van transistor 136 is gekoppeld met de aardreferentiepotentiaal. ! ' 1 i 1 Tijdens bedrijf wordt het logische ingangssignaal aangeboden aan 1 ! 10! knooppunt A gedurende een klokpulsfase Cl waarin transistor 132 is in- | i \ geschakeld. Het logische niveau op knooppunt A zal gelijk zijn aan de j kenmerkende positieve voedingsspanning vermindert met de drempelspan-I | | i j ning van transistor 132. Gedurende klokpulsfase Cl is klokpulsfase C2 J ! laag, zodat transistor 134 is ingeschakeld en knooppunt B zich op aard- ; 15 potentiaal bevindt. Als klokpulsfase Cl daalt en klokpulsfase C2 • j ; stijgt, dan is de kanaalcapaciteit van transistor 134 geladen vanwege ! | het hoge logische ingangsniveau dat aanwezig is op knooppunt A. Als j klokpulsfase C2 stijgt, dan zal de spanning op het knooppunt B stijgen : zodat de spanning op het knooppunt A uitstijgt boven de positieve voe- j ; 20| dingsspanning. Deze bootstrapwerking maakt het mogelijk dat het knoop- j i punt B wordt opgetrokken, in hoofdzaak tot het spanningsniveau van C2, i ; dat gelijk is aan de volledige voedingsspanning. Het kan worden inge-i zien dat het hoge logische ingangsniveau daardoor de klokpulsfase C2

; J

| vanaf zijn bron naar knooppunt B heeft gepoort. ! 25 Als het logische ingangssignaal van transistor 132 gelijk aan nul : was, dan zou knooppunt A worden voorgeladén of geladen met een nulwaar- j ] : de. Als de klokpulsfase C2 toeneemt dan is transistor 134 uitgeschakeld en dan zou knooppunt B op aardniveau blijven, zodat de klopkpulsfase C2 i niet naar knooppunt B zou worden gepoort. De logische gepoorte klok-30! pulsinrichting 130 regelt derhalve of een klokpuls wordt gepoort naar ! knooppunt B. De op het volledige voedingsspanningniveau staande klok-ί puls C2 wordt gepoort door een logisch signaal dat zich op een drempel-

! ' I

| waarde onder de volledige voedingsspanning bevindt. De gepoorte C2 j | klokpuls kan derhalve worden gebruikt voor het poorten van andere logi- 35! sche blokken. De toepassing van de logische gepoorte klokpulsinrichting ! ! 130 zal worden geïllustreerd in samenhang met de werking van een binaire door-acht-delerschakeling van FIGUUR 11.

Zoals in het voorgaande is opgemerkt zorgt de kanaalcapaciteit van ! transistor 134 ervboor dat de spanning op het knooppunt A stijgt. Dit j ’ j 40 stijgende effect, dat ook bekend staat als de varactor-capaciteit- i

802023S

18 I ; bootstrap-functie, is beschreven in de publikatie van Joynson en ande- \ ren, getiteld "Eliminating Threshold Losses in MOS Circuits by Boots- i ; i I trapping Using Varactor Coupling", IEEE Journal of Solid-State Cir- j cults, Volume SC-7, nr. 3, juni 1972, pagina's 217-224. j

5; De werking van transistor 136 is te verzekeren dat knooppunt B

I volledig naar aardpotentiaal ontlaadt als klokpulsfase Cl begint. Als ί I i | de niet overlappende periode tussen de klokpulsfasen Cl en C2 kort is, i i 1 dan kan de spanning op knooppunt B onvoldoende tijd hebben om te ontla- j i : i I j den als klokpulsfase Cl begint. Omdat de spanning op knooppunt B alleen j | 10 hoog blijft gedurende klokpulsfase C2 en laag blijft gedurende klok-

I pulsfase Cl, is transistor 136 nodig in die toepassingen, waar de peri- I

j ode tussen klokpulsfase Cl en klokpulsfase C2 kort is.

: ί ί In FIGUUR 9 is een logische invertorbufferinrichting geïllu- i streerd, in het algemeen geïdentificeerd door het cijfer 150, waarbij I 151 de voordelen van de gepoorte klokpuls logica-inrichting 130 (FIGUUR 8) | worden gebruikt samen met een half bit signaalvertraging soortgelijk | I aan de half bit signaalvertraging 24 (FIGUUR 1). Het half bit signaal-; vertragingsgedeelte van de logische bifferinvertorinrichting 150 is in ; zijn algemeenheid aangeduid met het cijfer 150a en het gepoorte klok-20: pulsgedeelte is in zijn algemeenheid aangeduid met het cijfer 150b. De ί half bit signaalvertragingssectie 150a omvat de transistoren 152, 154 ' | en 156. De klokpulsfase Cl wordt aangeboden aan de aansluiting 152c van ! i | transistor 152. De voedingsspanning of klokpulsfase Cl wordt aangeboden | i aan de aansluiting 152a van transistor 152. De klokpulsfase C2 wordt I 25 aangeboden aan de stuuraansluitingen van de transistoren 154 en de | transistor 158. Het logische ingangsniveau wordt aangeboden aan dé j : : stuuraansluiting van transistor 156. De stuuraansluiting 160c van tran- j ; i sistor 160 is verbonden met de transistoren 152, 154 en 158 teneinde i 1 j j het knooppunt A te vormen. Transistor 160 ontvangt de klokpulsfase C2 ! i j ί 30f op de aansluiting 160a, en deze klokpulsfase wordt eveneens toegevoerd j j j i aan de stuuraansluiting 162c van transistor 162. Transistor 160 functi- | | i oneert op soortgelijke wijze als transistor 134 (FIGUUR 8). De transis- j j 1 toren 158, 160 en 162 zijn samen gekoppeld teneinde een knooppunt B te | j vormen. De transistoren 154 en 156 zijn gekoppeld teneinde een knoop- 35: punt C te vormen. Het uitgangssignaal van de logische invertorbufferin- ι | richting 150 wordt gegenereerd aan aansluiting 162b van transistor 162. j

Transistor 162 koppelt zijn uitgangssignaal naar de volgende logische | ! ! ! trap op een klokpuls C2. | ! ' j

De logische invertorbufferinrichting 150 voert in wezen dezelfde j ! 40 functie uit als de logische half bit signaalvertragingsinrichting 24 I......."i 8020238 19 ' ; (FIGUUR 1); ze heeft echter een toegenomen klokpulsbelasting omdat de | lading die nodig is om de uitgangscapaciteit te laden wordt geleverd ! door de klokpulsfase C2, terwijl in de logische half bit signaalvertra-! gingsinrichting 24, als transistor 30 gekoppeld is met de positieve 5j voedingsspanning, de lading voor het optrekken van knooppunt C wordt

ί I

! verkregen via de positieve voedingsspanning zelf. De logische bufferin- ! i ; ! i vertorinrichting 150 echter is alleen begrensd door de uitstuurmoge- j i ! ί ! 1 lijkheden van klokpulsfase C2 en kan grotere capacitieve lasten uitstu- j 1 ren omdat de ladingsdeling tussen de knooppunten A en C (FIGUUR 1) niet j 10 optreedt in de logische invertorbufferinrichting 150. !

Als tijdens bedrijf van de logische bufferinvertorinrichting 150 I het logische ingangssignaal laag is gedurende een klokpulsfase Cl, dan j j : | ; wordt knooppunt A voogeladen tot een drempelwaarde onder de positieve voedingsspanning V. Gedurende klokpulsfase C2 doet transistor 160 dient j | 15! als gepoorte klokpulsinrichting zoals geïllustreerd is in FIGUUR 8. De J | ; gehele kanaalcapaciteit van transistor 160 draagt bij aan het omhoog j brengen van de spanning op knooppunt A. Knooppunt B volgt de klokpuls- i i fase C2 door hoog te worden en transistor 162 koppelt het logische ni- i | i | veau van knooppunt B door naar de daarop volgende logische trap via 20! zijn uitgangsaansluiting 162b. In de logische bufferinvertorinrichting : ί ! i 150 worden alle ladingen aangeboden door de klokpulsfase C2 in plaats | van door het ladingsverdelingsschema van knooppunt A (FIGUUR 1). In het j ! geval dat het logische ingangssignaal laag was, neemt de uitgangsspan- i I ning bij klokpulsfase C2 toe tot een hoog niveau, waardoor de inverte-! 25 rende functie van de logische bufferinvertorinrichting 150 wordt ver- ; i ! schaft. Als anderzijds het logische ingangssignaal op een hoog niveau j ; was gedurende klokpulsfase C2 dan zal knooppunt A dat tevoren is voor- I J geladen gedurende klokpulsfase Cl ontladen. Knooppunt B zal dan ontla- I den omdat transistor 158 wordt ingeschakeld gedurende klokpulsfase C2.

! · ! ' j30i Ook de transistor 162 is ingeschakeld gedurende klokpulsfase C2 tenein- : i ! ! de een laag uitgangssignaal te verschaffen.

j ; Kort gezegd voert de logische bufferinvertorinrichting 150 de in- ! ; versiefunctie uit van de half bit signaalvertragingsinrichting 24 (FI- I GUUR 1), maar is in staat om een grotere capacitieve belasting uit te I 35; sturen dan de logische signaalvertragingsinrichting 20 (FIGUUR 1) omdat | ze voor het bedrijf niet afhankelijk is van ladingsverdeling. Alle la- ! | ί dingen worden verschaft door klokpulsfase C2. Alhoewel de logische in- i ! vertorbufferinrichting 150 getoond is als een invertor voor de klok- i I i j l pulsfase C2 kan een identieke bufferinvertor worden verschaft voor be-I 40' drijf met klokpulsfase Cl door de verbindingen voor de klokpulsfase Cl

1 ! I

18020238 20 en klokpulsfase C2 te verwisselen. De logische bufferinvertorinrichting j

; ' I

150 kan ook zodanig worden gecontrueerd dat verdere transistoren zijn j j opgenomen teneinde gecompliceerde logische functies uit te voeren, door ! serietransistoren of paralleltransistoren aan te brengen als vervanging j 5; van transistor 156 tussen knooppunt C en aardpotentiaal zoals geïllu-

j I

! streerd is in de FIGUREN 3, 4 en 5. i

II I

I i In FIGUUR 10 is een logische deel-door-twee-inrichting geïllu- j streerd, in zijn algemeenheid aangeduid door het cijfer 180, gebruikma- : kend van de voorgestelde een bit logische signaalvertragingsinrichting 10; 20 (FIGUUR 1), de half bit signaalvertragingsinrichting 90a (FIGUUR 6) j

I

en de gepoorte logische klokpulsinrichting 130 (FIGUUR 8). De een bit j I logische signaalvertragingsinrichting 20 en de half bit logische sig-| naalvertragingsinrichting 90a zijn aangesloten in een drietraps inver- | I i tor-terugkoppellus analoog aan een D-flipflop waarbij de uitgang Q op j I 15 i knooppunt B van de verarmingstransistor 92 verbonden is met de ingang van transistor 34 als een D-ingang van de deel-door-twee flipflop. De ! terugkoppellus is mogelijk omdat een tweefase verhoudingloos schema : wordt gebruikt in overeenstemming met de onderhavige uitvinding, waarbij de half bit signaalvertragingsinrichting 90a wordt gebruikt voor l 20 het uitvoeren van twee inversieniveau's optredend in een enkele halve ; bitperiode. De gepoorte logische klokpulsinrichting 130 kan ook worden gebruikt bij willekeurig een van de drie invertortrappen met hetzelfde resultaat te weten het mogelijk maken dat de deel-door-twee logische ; I j | inrichting 180 een poortfunctie uitvoert op iedere andere klokpulsfase i : i ; 25 voor het uitsturen van een daarop volgende logische inrichting.

| FIGUUR 11 illustreert een logische binaire deel-door-acht inrich- | ; ting die in zijn algemeenheid aanduid is met het cijfer 190 en drie j ' j trappen omvat van de logische deel-door-twee inrichting 180 (FIGUUR | | 10). Elke logische deel-door-twee inrichting 180 wordt synbolisch gere- 30i presenteerd als een D flipflop waarvan de uitgang Q verbonden is met de i | D-ingang. Logische deel-door-twee inrichtingen 180 zijn in cascade ge- j i : ; i schakeld teneinde een deel-door-acht functie uit te voeren. Elke trap j ] Γ | j verschaft klokpulsen op het volle voedingsspanningsniveau aan de daarop j ! volgende trap. De klokpulsfase C2 is gemeenschappelijk voor alle drie j 35; de trappen, terwijl de klokpulsfase Cl achtereenvolgens wordt gepoort. j j I De eerste trap poort telkens elke tweede klokpulsfase Cl, de tweede i trap poort elke vierde klokpulsfase Cl, terwijl de laatste trap elke : achtste klokpulsfase Cl poort. De drie fasen zijn gekoppeld gebruik ma- ; ! i kend van de transistoren 192 en 194 teneinde als uitgang de door acht j 40 gedeelte klokpulsfase Cl naar transistor 196 te verschaffen. De binaire i · · 8020238 21 ; I logische deel-door-acht inrichting 190 wordt alleen bestuurd door de klokpulsfasen Cl en C2.

FIGUUR 12 illustreert een verder gebruik van de onderhavige uit- i ! j ; vinding waarin een aantal logische delerinrichtingen zijn gecombineerd i i i i 5! teneinde een programmeerbare klokpulsdeler te structureren. Een derge- ! : i : lijke programmeerbare klokpulsdeler wordt gebruikt in pulscodemodulatie i i | telecommunicatiesystemen teneinde de noodzakelijke klokpulssignalen | ; voor bedrijf van filternetwerken te verschaffen. Zoals getoond is in j i | FIGUUR 12 wordt een programmeerbare deler 200 gestuurd door een hoofd- j 10; ingangsklokpuls. De programmeerbare deler 200 kan logische deel-door- j i | i ; twee inrichtingen 180 bevatten en het uitgangssignaal ervan wordt toe- j I gevoerd aan een programmeerbare deler 202. De programmeerbare deler 202 j i : ! | ; kan deel-door-drie of deel-door-vier of deel-door-vijf of dee-door-acht

] I I

I I deelverhoudingen verschaffen en een aantal logische inrichtingen 20, 90 | ! i i | ! i15| en 130 omvatten. De uitgang van de programmeerbare deler 202 wordt ge- j : 1 bufferd gebruik makend van een bootstrap-klokpulsbuffer 204 teneinde j een klokpulsuitgangssignaal voor andere functies te genereren. Een i I klokpulsfrequentie-selectieschakeling 206, aangestuurd door een in- j ! ; i ; gangsgelljkspanningsbron voor het besturen van de klokpuls deelverhou- j ! 20 ding, verschaft uitgangssignalen via de signaalleidingen 208 en 210 aan j i : de programmeerbare delers 200 en 202 teneinde de waarde van de deelver-

; I I

houding te besturen.

i ! ' ! Het kan derhalve worden ingezien dat de onderhavige uitvinding dy- ; namische verhoudingloze circuits verschaft voor gebruik in talloze wil- j ; i 25; lekeurige logische circuitstoepassingen. De logische inrichtingen vol- j ; gens onderhavige uitvinding verschaffen een lage vermogensdissipatie ! : j terwijl inrichtingen met kleine geometrie worden gebruikt. Alhoewel la- j I , dendeling tussen de logische uitgangs- en ingangscapaciteiten optreedt, ; i ' i is dit effect minimaal als gevolg van de bootstrap-werking van de on- 8020238 30 derhavige uitvinding voor het vasthouden van het logische spanningsni- j i i ! veau. Volgens een kenmerk van de onderhavige uitvinding wordt de la-! J dingdeling geëlimineerd. De uitvinding verschaft verder logische scha- ; kelingen waarin logische half bit signaalvertragingsinrichtingen worden ; gebruikt waarmee het mogelijk is om oneven aantallen inversietrappen i ! | 351 onder te brengen in terugkoppellussen van willekeurige logische scha-| \ kelingen. Ook maakt de onderhavige uitvinding het gebruik mogelijk van I logische uitgangsspanningen als klokpulssignalen op het volle voedings-; spanningsniveau gebruikmakend van een met bootstrap-actie werkende : poortsturing.

40 Alhoewel de onderhavige uitvinding is beschreven aan de hand van 22 ; J specifieke uitvoeringsvormen ervan zal het duidelijk zijn dat diverse j ! veranderingen en modificaties gesuggereerd zullen worden aan de ! ! i i deskundige op dit gebied en dat het de bedoeling is dat dergelijke j ; ! j veranderingen en modificaties vallen binnen het kader van de bijgaande I 5j conclusies.

i i ! ; : ! ΐ i ; i i i | ! ! :

Ij' I

i

I I

j j I i 1 i | ! j i !

I I

ί i

i ! I

! : : i ! j ' j ! ; i ! : 1 !

; i I

: i i ί t 1 I j i ·: i j ! j ; | ί i i ' ] ; • | I i i

! I

8020238

Claims (23)

1. Logische schakeling voor ontvangst van een ingangssignaal en : voor het genereren van een vertraagd uitgangssignaal onder klokpulsbe-I sturing van eerste en tweede niet overlappende klokpulsfasen, voorzien j I 5! van: ! ! voedingsspanningsmiddelen; j voorlaadtransistormiddelen gekoppeld met de genoemde voedingsspan- ! i ; : ningsmiddelen en gestuurd door de eerste klokpulsfase; ; ontlaadtransistormiddelen gekoppeld met de genoemde voorlaadtran- ! ) ! i 10[ sistormiddelen waardoor een eerste knooppunt wordt gedefinieerd en ge- ! stuurd door de tweede klokpulsfase teneinde dit eerste knooppunt voor- | | waardelijk te ontladen, waartbij dit eerste knooppunt wordt voorgeladen i | gedurende de eerste klokpulsfase door de genoemde voorlaadtransistor; i i logische ingangsmiddelen gekoppeld met de genoemde ontlaadtransis- J ! ; | I 15' tormiddelen waardoor een tweede knooppunt wordt gedefinieerd voor het : ί i j verschaffen van een ontladingsweg vanaf het genoemde eerste knooppunt | | naar een aardspanningspotentiaal, welke logische ingangsmiddelen aange- ! sloten zijn voor ontvangst van het ingangssignaal; | uitgangstransistormiddelen gekoppeld met het genoemde eerste ί I ' j :20 knooppunt voor het genereren van het vertraagde uitgangssignaal, welke ; ί j ί uitgangstransistormiddelen worden gestuurd door de tweede klokpulsfase; j ί en ! capacitieve middelen aangesloten tussen het genoemde eerste knooppunt en de genoemde uitgangstransistormiddelen en gestuurd door de j 25; tweede klokpulsfase voor het handhaven van het genoemde eerste knoop-! ; punt op een vooraf bepaald spanningsniveau door bootstrap-werking. ’ ' i

2. Logische schakeling volgens conclusie 1, waarin de genoemde lo-; gische ingangsmiddelen omvatten: transistormiddelen voor het vormen van een logische inverterende | 30. schakeling voor het uitvoeren van een inversiebewerking tussen de in- ! ! ! gangs- en uitgangssignalen. i

3. Logische schakeling volgens conclusie 1, waarin de genoemde Ιο ί gische ingangsmiddelen omvatten: | eerste en tweede transistormiddelen die in serie zijn geschakeld 35. tussen het genoemde tweede knooppunt en de genoemde aardspanningspoten-! tiaal voor ontvangst van eerste en tweede ingangssignalen teneinde een | ί logische NIET-EN-poortschakeling te vormen. j ! 4. Logische schakeling volgens conclusie 1, waarin de genoemde Ιοί i gische ingangsmiddelen omvatten: j I40 ' eerste en tweede transistormiddelen parallel geschakeld tussen het 8020238 i genoemde tweede knooppunt en de genoemde aardspanningspotentiaal voor j ! ontvangst van eerste en tweede ingangssignalen teneinde een logische j | ; NIET-OF-poortschakeling te vormen.

5. Logische schakeling volgens conclusie 1, waarin de genoemde Ιοί i i j 5! gische ingangsmiddelen omvatten: ! eerste en tweede transistormiddelen die in serie zijn geschakeld j I tussen het genoemde tweede knooppunt en de genoemde aardspanningspoten- I j j j tiaal en een derde transistormiddel parallel geschakeld met de genoemde | : eerste en tweede transistormiddelen teneinde een complexe logische i 1. i poortschakeling te vormen. j

6. Logische schakeling volgens conclusie 1 en verder bevattend: ! weerstandsmiddelen geschakeld tussen de genoemde ontlaad transis- j tormiddelen en het genoemde tweede knooppunt voor het begrenzen van de j ; stroom die vloeit door de genoemde ontlaadtransistormiddelen. !

7. Logische schakeling volgens conclusie 1, waarin de genoemde voedingsspanningsmiddelen de eerste klokpulsfase omvatten. j

8. Logische schakeling voor ontvangst van een ingangssignaal en ! ; voor het genereren van een vertraagd uitgangssignaal onder klokpulsstu- ring van eerste en tweede niet overlappende klokpulsfasen omvattende: : ; 20 voedingsspanningsmiddelen; voorlaadransistormiddelen met eerste en tweede aansluitingen en een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge- | ! | i ; noemde voedingsspanningsmiddelen en welke stuuraansluiting gekoppeld is j j voor ontvangst van de eerste klokpulsfase; i 25 ontlaadtransistormiddelen met eerste en tweede aansluitingen en een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge- I < ; | noemde eerste aansluiting van de genoemde voorlaadtransistormiddelen j ' teneinde een eerste knooppunt te definiëren en de genoemde stuuraan- i | sluiting gekoppeld is voor ontvangst van de tweede klokpulsfase, 30. ingangstransistormiddelen met eerste en tweede aansluitingen en i i t ! : een stuuraansluiting, welke genoemde eerste aansluiting verbonden is ! met de genoemde tweede aansluiting van de genoemde ontlaadtransistor-| middelen teneinde een tweede knooppunt te definiëren en de genoemde I stuuraansluiting gekoppeld is voor ontvangst van het ingangssignaal I j 35. teneinde een ontlaadweg te verschaffen voor het genoemde eerste knoop- \ 1 punt naar een aardspanningspotentiaal; ! j uitgangstransistormiddelen met eerste en tweede aansluitingen en een stuuraansluiting, welke eerste aansluiting gekoppeld is met het ge- j j ; noemde eerste knooppunt, het uitgangssignaal wordt gegenereerd aan de j j I (40 ; genoemde tweede aansluiting en de genoemde stuuraansluiting verbonden 8020238 ; is voor ontvangst van de tweede klokpulsfase; en ! I ! | capacitieve middelen met eerste en tweede aansluitingen, welke | i I ! ! eerste aansluiting verbonden is met het genoemde eerste knooppunt en i | i welke tweede aansluiting verbonden is voor ontvangst van de tweede ! > ' ! 5 klokpulsfase voor het handhaven van het genoemde eerste knooppunt op i i een vooraf bepaald spanningsniveau door bootstrap-werking. j

9. Logische schakeling volgens conclusie 8, waarin de genoemde j i voedingsspanningsmiddelen de eerste klokpulsfase omvatten. | i I i j

10. Logische schakeling volgens conclusie 8, waarin de genoemde j 10: capacitieve middelen een veldeffecttransistor omvatten met drain- en ! | i source-aansluitingen aangesloten voor het vormen van de genoemde tweede j | aansluiting van de genoemde capacitieve middelen.

11. Logische schakeling volgens conclusie 8 en verder voorzien j i ’ 1 i 1 ί j i van: i ! 15 weerstandsmiddelen met eerste en tweede aansluitingen, welke eer- ! 1 ste aansluiting verbonden is met de genoemde tweede aansluiting van de ! genoemde ontlaadtransistormiddelen en de genoemde tweede aansluiting j | : verbonden is met de genoemde eerste aansluiting van de genoemde in- i gangstransistormiddelen.

12. Logische schakeling volgens conclusie 11, waarin de genoemde i ; · i weerstandsmiddelen voorzien zijn van: j een veldeffecttransistor van het verarmingstype met gate- en source-aansluitingen aangesloten voor het vormen van de genoemde tweede aansluiting van de genoemde weerstandsmiddelen. i 25 13. Een enkel bit logische vertragingsinrichting voor ontvangst van een ingangssignaal en voor het genereren van een over een bit ver-| traagd uitgangssignaal uit dit ingangssignaal met twee maal inversie ! ί binnen een periode van twee klokpulsfasen, welke enkel bit logische [ 1 | | vertragingsinrichting eerste en tweede niet overlappende klokpulsfasen I ! i 30 ί ontvangt en voorzien is van: 8020238 i ! voedingsspanningsmiddelen; ! : ! I eerste voorlaadtransistormiddelen aangesloten op de voedingsspan- | ningsmiddelen en gestuurd door de eerste klokpulsfase; | eerste ontlaadtransistormiddelen aangesloten op de genoemde eerste 35. voorlaadtransistormiddelen waardoor een eerste knooppunt wordt gedefi-! nieerd en gestuurd door de tweede klokpulsfase teneinde dit eerste j knooppunt voorwaardelijk te ontladen; ' ; j ; eerste ingangstransistormiddelen aangesloten op de genoemde eerste ί ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf 40j het genoemde eerste knooppunt naar een aardspanningspotentiaal, welke ί ; eerste ingangstransistormiddelen verbonden zijn voor ontvangst van de ! ingangssignalen; | eerste uitgangstransistormiddelen aangesloten op het genoèmde eer ste knooppunt voor het genereren van een over een half bit vertraagd I 5 geïnverteerd uitgangssignaal gedurende de tweede klokpulsfase en ge-i stuurd door de tweede klokpulsfase; eerste capacitieve middelen aangesloten tussen het genoemde eerste i knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd i ! ! | door de tweede klokpulsfase voor het handhaven van het genoemde eerste | 10; knooppunt op een vooraf bepaald spanningsniveau; j I ; i tweede voorlaadtransistormiddelen aangesloten op de genoemde voe- j ; dingsspanningsmiddelen en gestuurd door de tweede klokpulsfase; j i i i | tweede ontlaadtransistormiddelen aangesloten op de genoemde tweede | I i j ! i voorlaadtransistormiddelen waardoor een tweede knooppunt wordt gedefi- j i 1 ! ! 15 i nieerd en gestuurd door de eerste klokpulsfase teneinde dit tweede | ί knooppunt voorwaardelijk te ontladen; ! tweede ingangstransistormiddelen aangesloten op de genoemde tweede ! ! 1 | ί ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf j | ; het genoemde tweede knooppunt naar de genoemde aardspanningspotentiaal, | !20 welke tweede ingangstransistormiddelen aangesloten zijn voor ontvangst van het genoemde over een half bit vertraagde uitgangssignaal van de j | ΐ genoemde eerste uitgangstransistormiddelen; | i tweede uitgangstransistormiddelen aangesloten op het genoemde j l ; tweede knooppunt voor het genereren van een over een bit vertraagd uit- ;25 ! gangssignaal gedurende de eerste klokpulsfase, geïnverteerd ten opzich- ; te van het genoemde over een half bit vertraagde geïnverteerde uit- ; gangssignaal en gestuurd door de tweede klokpulsfase; en i ! ; i i : tweede capacitieve middelen aangesloten tussen het genoemde tweede j knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd i 30 j door de eerste klokpulsfase voor het handhaven van het tweede knooppunt | j ί op een vooraf bepaald spanningsniveau.

14. Logische half bit vertragingsinrichting voor ontvangst van een ' ingangssignaal en voor het genereren van een uitgangssignaal dat ten ' opzichte van het ingangssignaal over een half bit vertraagd is met dub- 35. bele invertering binnen een klokpulsfaseperiode, welke logische half j ; bit vertragingsinrichting eerste en tweede niet overlappende klokpuls- \ fasen ontvangt en voorzien is van: voedingsspanningsmiddelen; eerste voorlaadtransistormiddelen aangesloten op de genoemde voe-(40 ; dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; j 8 0 2 0 2 3 8 ' eerste ontlaadtransistormiddelen aangesloten op de genoemde eerste | voorlaadtransistormiddelen waardoor een eerste knooppunt wordt gedefi- ! ‘ ! ! j nieerd en gestuurd door de tweede klokpulsfase teneinde dit eerste | | ; knooppunt voorwaardelijk te ontladen; ! ; i 5. weerstandsmiddelen aangesloten op de genoemde eerste ontlaadtran- i 1 j ! ! sistormiddelen; i i I eerste ingangstransistormiddelen aangesloten op de genoemde weer- ! standsmiddelen waardoor een tweede knooppunt wordt gedefinieerd voor i ' I ; het verschaffen van een ontlaadweg vanaf het genoemde eerste knooppunt ' i j 1. naar een aardspanningspotentiaal, welke eerste ingangstransistormidde-i | len aangesloten zijn voor ontvangst van het ingangssignaal; eerste uitgangstransistormiddelen aangesloten op het genoemde eer-! i ste knooppunt voor het genereren van een over een half bit vertraagd i ' j i i geïnverteerd uitgangssignaal gedurende de tweede klokpulsfase en ge- ! ! ! j i15: stuurd door de tweede klokpulsfase; , i j I ! ; eerste capacitieve middelen aangesloten tussen het genoemde eerste i ! knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd : ! i i ! ! \ door de tweede klokpulsfase voor het handhaven van het genoemde eerste j | | knooppunt op een vooraf bepaald spanningsniveau; j i20; tweede ontlaadtransistormiddelen aangesloten op de genoemde tweede j i voorlaadtransistormiddelen waardoor een derde knooppunt wordt gedefini-; eerd en gestuurd door de tweede klokpulsfase teneinde dit derde knoop- ! i 1 punt voorwaardelijk te ontladen; i : tweede ingangstransistormiddelen aangesloten op de genoemde tweede j i · j 1 ' I 25 ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf | het genoemde derde knooppunt naar de genoemde aardspanningspotentiaal, i ! | welke tweede ingangstransistormiddelen gekoppeld zijn met het genoemde ! I ; tweede knooppunt; j I tweede uitgangstransistormiddelen gekoppeld met het genoemde derde !30 ! knooppunt voor het genereren van een over een half bit vertraagd geïn-! ; verteerd uitgangssignaal gedurende de tweede klokpulsfase en gestuurd I i door de tweede klokpulsfase; en ! i | tweede capacitieve middelen aangesloten tussen het genoemde derde ! knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd | t | 35 'i door de tweede klokpulsfase voor het handhaven van het genoemde derde ! I knooppunt op een vooraf bepaald spanningsaniveau. ! l 15. Logische schakeling, waarin een aantal logische inrichtingen i zijn geschakeld in opeenvolgende logische blokken, een klokpulssignaal | genererende schakeling voor het genereren van klokpulssignalen die wor- S I40J den gebruikt door een daarop volgend logisch blok in responsie op het 8020238 » Iuitgangssignaal van een voorafgaand logisch blok, waarin de klokpuls j signaal genererende schakeling een ingangssignaal ontvangt en eerste en ! tweede niet overlappende klokpulsfasen ontvangt, omvattende: ! i ' | eerste transistormiddelen voor ontvangst van het ingangssignaal en 5. de eerste klokpulsfase; en I tweede transistormiddelen aangesloten op de eerste transistormid- | i delen waardoor een eerste knooppunt wordt gedefinieerd, welke tweede ! transistormiddelen aangesloten zijn voor ontvangst van de tweede klok- pulsfase teneinde een uitgangsklokpulssignaal te verschaffen en een j10 ' daarop volgend logisch blok bij ontvangst van de tweede klokpulsfase, i ! ' : welke tweede transistor in de actieve toestand wordt gehandhaafd door i | bootstrap-werking.

16. Logische bufferinvertorschakeling voor ontvangst van een in- i ! j gangssignaal en voor het genereren van een vertraagd uitgangssignaal I ' ! j15 ; voor afgifte aan volgende onderling gekoppelde logische circuits, welke ! logische bufferinvertorschakeling wordt gestuurd door eerste en tweede j i i | niet overlappende klokpulsfasen en voorzien is van: voedingsspanningsmiddelen; ! | voorlaadtransistormiddelen gekoppeld met de genoemde voedingspan- |20 ningsmiddelen en gestuurd door de eerste klokpulsfase; eerste ontlaadtransistormiddelen gekoppeld met de genoemde voorlaadtransistormiddelen waardoor een eerste knooppunt wordt gedefinieerd i : en gestuurd door de tweede klokpulsfase teneinde dit eerste knooppunt | voorwaardelijk te ontladen; I25 ingangstransistormiddelen gekoppeld met de genoemde ontlaadtran- I ! sistormiddelen voor het verschaffen van een ontlaadweg van het genoemde ; eerste knooppunt naar een aardspanningspotentiaal, welke ingangstran- sistormiddelen verbonden zijn voor ontvangst van het ingangssignaal; eerste transistormiddelen verbonden met het genoemde eerste knoop- i ; i i !30 i punt en in de actieve toestand gehouden door bootstrap-werking, welke i ! ! S j i eerste transistormiddelen worden gestuurd door de tweede klokpulsfase; j | I i ! ! uitgangstransistormiddelen gekoppeld met de genoemde transistor- ; middelen voor het genereren van het vertraagde uitgangssignaal en ge- | | stuurd door de tweede klokpulsfase; en i 1 | ]35 | tweede transistormiddelen verbonden met het genoemde eerste knoop- j i punt voor het verschaffen van een ontlaadweg voor de genoemde uitgang, | | welke tweede transistormiddelen worden gestuurd door de tweede klok-I pulsfase.

17. Logische klokpulsdelerschakeling die onder klokpulssturing J i ! 40. staat van eerste en tweede niet overlappende klokpulsfasen voor het ge- ..... 8020238 A ' I nereren van gedeelde eerste en tweede klokpulsfasen, voorzien van: I | ! voedingsspanningsmiddelen; i eerste voorlaadtransistormiddelen verbonden met de genoemde voe- j ; | dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; 5. eerste ontlaadtransistormiddelen verbonden met de genoemde eerste | ; voorlaadtransistormiddelen teneinde daardoor een eerste knooppunt te ! definiëren en gestuurd door de tweede klokpulsfase teneinde dit eerste j ' i ! 1 knooppunt voorwaardelijk te ontladen; | | eerste ingangstransistormiddelen verbonden met de genoemde eerste j 10. ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf j i het genoemde eerste knooppunt naar een aardspanningspotentiaal; j | eerste uitgangstransistormiddelen gekoppeld met het genoemde eer- j i ste knooppunt voor het genereren van een over een half bit vertraagd i l geïnverteerd uitgangssignaal gedurende de tweede klokpulsfase en ge- !15 stuurd door de tweede klokpulsfase; : I I ! ! eerste capacitieve middelen aangesloten tussen het genoemde eerste ! I | knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd door de tweede klokpulsfase voor het handhaven van het genoemde eerste knooppunt op een vooraf bepaald spanningsniveau; i I ; 20. tweede voorlaadtransistormiddelen aangesloten op de genoemde voe- , | : ’ dingsspanningsmiddelen en gestuurd door de tweede klokpulsfase; | tweede ontlaadtransistormiddelen verbonden met de genoemde tweede i voorlaadtransistormiddelen waardoor een tweede knooppunt wordt gedefi- | ; nieerd en gestuurd door de eerste klokpulsfase teneinde dit tweede I 25 | knooppunt voorwaardelijk te ontladen; tweede ingangstransistormiddelen verbonden met de genoemde tweede j ! ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf ! het genoemde tweede knooppunt naar de genoemde aardspanningspotentiaal, welke tweede ingangstransistormiddelen zijn aangesloten voor ontvangst 30 van het genoemde over een half bit vertraagde uitgangssignaal van de i I i genoemde eerste uitgangstransistormiddelen; tweede uitgangstransistormiddelen aangesloten op het genoemde j ; tweede knooppunt voor het genereren van een over een bit vertraagd uit- I gangssignaal gedurende de eerste klokpulsfase geïnverteerd ten opzichte ; 1 i 35. van het genoemde over een half bit vertraagde geïnverteerde uitgangs- j 8020238 signaal en gestuurd door de eerste klokpulsfase; j ; I tweede capacitieve middelen aangesloten tussen het genoemde tweede j : knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd | door de eerste klokpulsfase voor het handhaven van het genoemde tweede 40 knooppunt op een vooraf bepaald spanningsniveau; 4 ' ; derde voorlaadtransistormiddelen aangesloten op de genoemde voe- ; I ; | | dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; ; I ! / j derde ontlaadtranslstormiddelen aangesloten op de genoemde derde ! voorlaadtransistormiddelen waardoor een derde knooppunt wordt gedefini- ! 5 eerd en gestuurd door de tweede klokpulsfase teneinde dit derde knoop- ; i I punt voorwaardelijk te ontladen; j | i | weerstandsmiddelen verbonden met de genoemde derde ontlaadtransis- tormiddelen; derde ingangstransistormiddelen aangesloten op de genoemde weer- · 10 standsmiddelen waardoor een vierde knooppunt wordt gedefinieerd voor I i ! ! het verschaffen van een ontlaadweg vanaf het genoemde derde knooppunt I naar de genoemde aardspanningspotentiaal, welke derde ingangstransistormiddelen zijn aangesloten voor ontvangst van het uitgangssignaal van l de genoemde tweede uitgangstransistormiddelen; 15j welk vierde knooppunt aangesloten is voor het verschaffen van een j terugkoppelweg naar de genoemde eerste ingangstransistor; I ! I i derde uitgangstransistormiddelen aangesloten op het genoemde derde | ; knooppunt voor het genereren van een over een half bit vertraagd gein- j I verteerd uitgangssignaal gedurende de tweede klokpulsfase en gestuurd | I 20 door de tweede klokpulsfase; j ; i derde capacitieve middelen aangesloten tussen het genoemde derde j i ί | | knooppunt en de genoemde derde uitgangstransistormiddelen en gestuurd j door de tweede klokpulsfase voor het handhaven van het genoemde derde knooppunt op een vooraf bepaald spanningsniveau; i 25 vierde ingangstransistormiddelen voor ontvangst van het uitgangs- : signaal van de genoemde derde uitgangstransistormiddelen en de eerste | i | klokpulsfase; en transistormiddelen aangesloten op de genoemde vierde ingangstran- I sistormiddelen waardoor een vijfde knooppunt wordt gedefinieerd, waar- 30. bij de genoemde tweede transistormiddelen zijn verbonden voor ontvangst I ! van de tweede klokpulsfase teneinde een gedeeld uitgangsklokpulssignaal j ; op het vijfde knooppunt te verschaffen voor een daarop volgend logisch | blok bij ontvangst van de tweede klokpulsfase, welke transistormiddelen j ! J een vooraf bepaalde lading op het genoemde vijfde knooppunt handhaven. j ! ******************* ! i I ! ! | | ! I ί • · j : ! ί I ; ! i ! i ! i : ! I : i 8020238 é ·' : DYNAMISCHE VERHOUDINGLOZE SCHAKELING ! VOOR WILLEKEURIGE LOGISCHE TOEPASSINGEN. i SAMENVATTING VAN DE PUBLIKATIE. i i j Een logische schakeling (20) is verschaft voor ontvangst van een ! ingangssignaal en voor het genereren van een vertraagd uitgangssignaal i i : onder klokpulssturing van eerste en tweede niet overlappende klokpuls-| ! fasen. De logische schakeling (20) is voorzien van een voedingsspan- | ningseenheid (V). Een voorlaadtransistor (30) is verbonden met de voe- \ \ dingsspanningsbron (V) en staat onder klokpulssturing van de eerste j ; ! I i klokpulsfase. Een ontlaadtransistor (32) is verbonden met de voorlaad- I | ! I i transistor (30) waardoor een eerste knooppunt (A) wordt gedefinieerd en j i i wordt gestuurd door de tweede klokpulsfase teneinde het eerste knoop- i I 5 i i 1 punt (A) voorwaardelijk te ontladen. Een logische ingangsschakeling ! ! i i | (34) is gekoppeld met de ontlaadtransistor (32) waardoor een tweede j | : knooppunt (B) wordt gedefinieerd voor het verschaffen van een ontlaad- j | i weg vanaf het eerste knooppunt (A) naar een aardspanningspotentiaal, ; ; waarbij de logische ingangsschakeling (34) is aangesloten voor ont- j vangst van het ingangssignaal. Een uitgangstransistor (36) is aangeslo- j | ten op het eerste knooppunt (A) voor het genereren van het vertraagde | uitgangssignaal. De uitgangstransistor (36) staat onder klokpulssturing van de tweede klokpulsfase. Een condensator (38) is geschakeld tussen ; het eerste knooppunt (A) en de uitgangstransistor (36) en staat onder klokpulssturing van de tweede klokpulsfase voor het handhaven van het : eerste knooppunt (A) op een vooraf bepaald spanningsniveau door boots- ! trap-werking. i i ! ί ! i 1. i I I ! ! ! i | ! I ! j ί i ; 1 ! I i ; ί I ί I i | ; | : 8020238 —3 Λ- ' ,......................................................................Ο \ ι ι ; ι ί i ι I 1 : I I IN HET OCTROOI- EN MERKENBUREAU VAN DE VERENIGDE STATEN ! ONTVANGENDE BEAMBTE VAN DE VERENIGDE STATEN ONDER HET OCTROOI SAMENWERKINGS VERDRAG ! | | Inzake internationale aanvrage van: MOSTEK CORPORATION I . J Internationale aanvrage nummer: PCT/US 80/00505 ! | ι Internationale indieningsdatum: 05 mei 1980 ί i ! ι ί Getiteld: DYNAMISCHE VERHOUDINGLOZE SCHAKELING VOOR i 1 I | WILLEKEURIGE LOGISCHE TOEPASSINGEN ! ι | Gevolmachtigde voor octrooien en merken j Bus PCT j Washington, D.C. 20331 ! ! ! Meneer: ι ' ι I | VRIJWILLIGE WIJZIGING KRACHTENS ARTIKEL 19(1) i I • I i ! | j U wordt verzocht voorafgaand aan het onderzoek de boven geïdenti- I I ficeerde PCT aanvrage te wijzigen. Vervangende bladzijden voor de con-i | clusies worden hierbij ingediend. ! I ! ! I ' ; j : i I , | · j ' i ! ( j ] j i ι ι i I ; 1 ! I.....] 1 1 8 02 0 2 38 -3$>- ' ______________________________________ © I ; OPMERKINGEN. ] : Er wordt op gewezen dat de gevraagde prioriteitsdatum, opgenomen j ; in de Kennisgeving Van Het Internationale Aanvragenummer En Van De i ! : Internationale Indieningsdatum, (Formulier PCT/R0/105) niet correct is. j ; De aangegeven datum is 11 januari 1979 en moet zijn 11 januari 1980. ! Verzocht wordt een correctie uit te voeren. De correcte datum staat | vermeld op het Internationale Onderzoek Rapport (Formulier j PCT/ISA/210). ! De bovengenoemde wijzigingen zijn uitgevoerd in verband met de in ] | i het internationale vooronderzoekrapport geciteerde referenties. j Met alle respect wordt om een gunstig oordeel over de aanvrage \ verzocht. j Hoogachtend, i i | door j ! Ronald E. Myrick j | Gemachtigde voor aanvraagster | Registratie nr. 26,315 REM:wpc j december 18, 1980 1215 West Crosby Road Carrollton, Texas 75006 (214) 323-6281 : [ ί ί ! ' I ; 1 ; j : I I ί j ; ί ; I I I I i 1 j ; . I 1 i j : j ; j : 18 0 2 0 2 3 8............ . ............................i.._...................: -3/. ·© 1. (Gewijzigd) Logische schakeling voor ontvangst van een ingangs- ; i I ! : signaal en voor het genereren van een vertraagd uitgangssignaal onder : klokpulsbesturing van eerste en tweede niet overlappende klokpulsfasen, : voorzien van: ; 5: voedingsspanningsmiddelen; | voorlaadtransistormiddelen gekoppeld met de genoemde voedingsspan- i i i ningsmiddelen en gestuurd door de eerste klokpulsfase; I ! ontlaadtransistormiddelen gekoppeld met de genoemde voorlaadtran- ! i sistormiddelen waardoor een eerste knooppunt wordt gedefinieerd en ge- I : ! I ; 10 i stuurd door de tweede klokpulsfase teneinde dit eerste knooppunt voor- ! ! ! j ’ waardelijk te ontladen, waartbij dit eerste knooppunt wordt voorgeladen j ; gedurende de eerste klokpulsfase door de genoemde voorlaadtransistor- i ; middelen; i i ; i | logische ingangsmiddelen gekoppeld met de genoemde ontlaadtransis- j j15 : tormiddelen waardoor een tweede knooppunt wordt gedefinieerd voor het j j verschaffen van een ontladingsweg vanaf het genoemde eerste knooppunt j • ' ! ! naar een aardspanningspotentiaal, welke logische ingangsmiddelen aange- | ! ; sloten zijn voor ontvangst van het ingangssignaal; \ uitgangstransistormiddelen gekoppeld met het genoemde eerste i 20 knooppunt voor het genereren van het vertraagde uitgangssignaal op een ί derde knooppunt, welke uitgangstransistormiddelen worden gestuurd door | de tweede klokpulsfase; en j J : capacitieve middelen aangesloten tussen het genoemde eerste knoop- j i | ; punt en de genoemde uitgangstransistormiddelen en gestuurd door de :25 ! tweede klokpulsfase voor het handhaven van het genoemde eerste knoop- j punt op een vooraf bepaald spanningsniveau door bootstrap-werking, wel-! ke capacitieve middelen een waarde hebben die tenminste even groot is ; als de shuntcapaciteit aanwezig op dit derde knooppunt, teneinde daar-| door ladingdeling tussen het genoemde eerste knooppunt en het genoemde j 30 ! derde knooppunt te voorkomen. I | ! 2. Logische schakeling volgens conclusie 1, waarin de genoemde Ιοί i gische ingangsmiddelen omvatten: ! i j | transistormiddelen voor het vormen van een logische inverterende j ! schakeling voor het uitvoeren van een inversiebewerking tussen de in- ! i ' i |35 ; gangs- en uitgangssignalen.

3. Logische schakeling volgens conclusie 1, waarin de genoemde Ιοί i i I gische ingangsmiddelen omvatten: I | eerste en tweede transistormiddelen die in serie zijn geschakeld ; tussen het genoemde tweede knooppunt en de genoemde aardspanningspoten- ; 40 ; tiaal voor ontvangst van eerste en tweede ingangssignalen teneinde een -8 0 2 0 2 3 8.....................................................................' -3Ξ-- ' r. ® logische NIET-EN-poortschakeling te vormen.

4. Logische schakeling volgens conclusie 1, waarin de genoemde Ιο ί gische ingangsmiddelen omvatten: eerste en tweede transistormiddelen parallel geschakeld tussen het i 5; genoemde tweede knooppunt en de genoemde aardspanningspotentiaal voor ! ; • l ontvangst van eerste en tweede ingangssignalen teneinde een logische | NIET-OF-poortschakeling te vormen.

5. Logische schakeling volgens conclusie 1, waarin de genoemde Ιοί ; gische ingangsmiddelen omvatten: j | ; i | 10 ί eerste en tweede transistormiddelen die in serie zijn geschakeld ; ; tussen het genoemde tweede knooppunt en de genoemde aardspanningspoten- j j : tiaal en een derde transistormiddel parallel geschakeld met de genoemde ! ! i ! i eerste en tweede transistormiddelen teneinde een complexe logische i ! ! i poortschakeling te vormen. j ; i i 115 | 6. (Gewijzigd) Logische schakeling voor ontvangst van een ingangs- ! signaal en voor het genereren van een vertraagd uitgangssignaal onder ! ! klokpulsbesturing van eerste en tweede niet overlappende klokpulsfasen, ; voorzien van: : voedingsspanningsmiddelen; 20 voorlaadtransistormiddelen gekoppeld met de genoemde voedingsspan- j ningsmiddelen en gestuurd door de eerste klokpulsfase; | ontlaadtransistormiddelen gekoppeld met de genoemde voorlaadtran sistormiddelen waardoor een eerste knooppunt wordt gedefinieerd en gestuurd door de tweede klokpulsfase teneinde dit eerste knooppunt voor-25 ; waardelijk te ontladen, waartbij dit eerste knooppunt wordt voorgeladen ; gedurende de eerste klokpulsfase door de genoemde voorlaadtransistor-ί middelen; logische ingangsmiddelen gekoppeld met de genoemde ontlaadtransis-! 1 '| ! tormiddelen waardoor een tweede knooppunt wordt gedefinieerd voor het ' I i |30 I verschaffen van een ontladingsweg vanaf het genoemde eerste knooppunt | ; naar een aardspanningspotentiaal, welke logische ingangsmiddelen aange- [ j sloten zijn voor ontvangst van het ingangssignaal; j | ; uitgangstransistormiddelen gekoppeld met het genoemde eerste | knooppunt voor het genereren van het vertraagde uitgangssignaal op een j i 35. derde knooppunt, welke uitgangstransistormiddelen worden gestuurd door j ! J de tweede klokpulsfase; en | ! i j i capacitieve middelen aangesloten tussen het genoemde eerste knoop- ! punt en de genoemde uitgangstransistormiddelen en gestuurd door de ! tweede klokpulsfase voor het handhaven van het genoemde eerste knoop-40 punt op een vooraf bepaald spanningsniveau door bootstrap-werking; en 8020238 - 3^f- .....................................................d!) I weerstandsmiddelen geschakeld tussen de genoemde ontlaad transis- j ! ! tormiddelen en het genoemde tweede knooppunt voor het begrenzen van de I I | stroom die vloeit door de genoemde ontlaadtransistormiddelen. | 7. (Gewijzigd) Logische schakeling volgens conclusie 6, waarin de I | | 5. genoemde voedingsspanningsmiddelen de eerste klokpulsfase omvatten. i 8. (Gewijzigd) Logische schakeling voor ontvangst van een ingangs- i ! signaal en voor het genereren van een vertraagd uitgangssignaal onder I I 1 klokpulssturing van eerste en tweede niet overlappende klokpulsfasen ; ] omvattende: I 10 voedingsspanningsmiddelen; i voorlaadransistormiddelen met eerste en tweede aansluitingen en ! i een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge- j i i noemde voedingsspanningsmiddelen en welke stuuraansluiting gekoppeld is ! ; voor ontvangst van de eerste klokpulsfase; i | \ I j 15 ontlaadtransistormiddelen met eerste en tweede aansluitingen en j 1 ! | een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge- : noemde eerste aansluiting van de genoemde voorlaadtransistormiddelen ! teneinde een eerste knooppunt te definiëren en de genoemde stuuraan- | | sluiting gekoppeld is voor ontvangst van de tweede klokpulsfase, i20 ingangstransistormiddelen met eerste en tweede aansluitingen en ! ; een stuuraansluiting, welke genoemde eerste aansluiting verbonden is i | | i ! met de genoemde tweede aansluiting van de genoemde ontlaadtransistor- j ! middelen teneinde een tweede knooppunt te definiëren en de genoemde ! | stuuraansluiting gekoppeld is voor ontvangst van het ingangssignaal 25: teneinde een ontlaadweg te verschaffen voor het genoemde eerste knoop- i ! ! punt naar een aardspanningspotentiaal; ; uitgangstransistormiddelen met eerste en tweede aansluitingen en i een stuuraansluiting, welke eerste aansluiting gekoppeld is met het ge- j I i noemde eerste knooppunt, het uitgangssignaal wordt gegenereerd aan de ! | 30,! genoemde tweede aansluiting en de genoemde stuuraansluiting verbonden j i i i is voor ontvangst van de tweede klokpulsfase; en ί i capacitieve middelen met eerste en tweede aansluitingen, welke i j eerste aansluiting verbonden is met het genoemde eerste knooppunt en | welke tweede aansluiting verbonden is voor ontvangst van de tweede 35: klokpulsfase voor het handhaven van het genoemde eerste knooppunt op I een vooraf bepaald spanningsniveau door bootstrap-werking, welke con-i densatormiddelen een waarde hebben die tenminste even groot is als de I | shuntcapaciteit aanwezig op de genoemde tweede aansluiting van de ge-| ; noemde uitgangstransistormiddelen, teneinde daardoor ladingdelen tussen 40 het genoemde eerste knooppunt en de genoemde tweede aansluiting van de 1 8 02 0 2 3 8 - i/— • ........................&>....................................................., genoemde uitgangstransistormiddelen te voorkomen. j

9. Logische schakeling volgens conclusie 8, waarin de genoemde ! i i voedingsspanningsmiddelen de eerste klokpulsfase omvatten. S

10. Logische schakeling volgens conclusie 8, waarin de genoemde i 5: capacitieve middelen een veldeffecttransistor omvatten met drain- en j j | | source-aansluitingen aangesloten voor het vormen van de genoemde tweede j j aansluiting van de genoemde capacitieve middelen. I 11. (Gewijzigd) Logische schakeling voor ontvangst van een in- [ gangssignaal en voor het genereren van een vertraagd uitgangssignaal j i i ' I 10 i onder klokpulssturing van eerste en tweede niet overlappende klokpuls- I i i ! i fasen omvattende: voedingsspanningsmiddelen; | voorlaadransistormiddelen met eerste en tweede aansluitingen en | een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge- 15| noemde voedingsspanningsmiddelen en welke stuuraansluiting gekoppeld is \ \ voor ontvangst van de eerste klokpulsfase; j ontlaadtransistormiddelen met eerste en tweede aansluitingen en een stuuraansluiting, welke eerste aansluiting gekoppeld is met de ge-i : i ί noemde eerste aansluiting van de genoemde voorlaadtransistormiddelen | i20 teneinde een eerste knooppunt te definiëren en de genoemde stuuraan- i I ; sluiting gekoppeld is voor ontvangst van de tweede klokpulsfase, · i i ! ingangstransistormiddelen met eerste en tweede aansluitingen en i ! j een stuuraansluiting, welke genoemde eerste aansluiting verbonden is met de genoemde tweede aansluiting van de genoemde ontlaadtransistor- j '25 j middelen teneinde een tweede knooppunt te definiëren en de genoemde j ! ! stuuraansluiting gekoppeld is voor ontvangst van het ingangssignaal j | : teneinde een ontlaadweg te verschaffen voor het genoemde eerste knoop- j | i punt naar een aardspanningspotentiaal; j uitgangstransistormiddelen met eerste en tweede aansluitingen en !30 ; een stuuraansluiting, welke eerste aansluiting gekoppeld is met het ge- j j ; noemde eerste knooppunt, het uitgangssignaal wordt gegenereerd aan de i [ genoemde tweede aansluiting en de genoemde stuuraansluiting verbonden I j is voor ontvangst van de tweede klokpulsfase; en ' ! capacitieve middelen met eerste en tweede aansluitingen, welke j | j 35 i eerste aansluiting verbonden is met het genoemde eerste knooppunt en | i welke tweede aansluiting verbonden is voor ontvangst van de tweede I 1 klokpulsfase voor het handhaven van het genoemde eerste knooppunt op ; een vooraf bepaald spanningsniveau door bootstrap-werking; en weerstandsmiddelen met eerste en tweede aansluitingen, welke eer-:40 ste aansluiting verbonden is met de genoemde tweede aansluiting van de 8020238 _3<?- ' r...................................® \ ; genoemde ontlaadtransistormiddelen en de genoemde tweede aansluiting j I I verbonden is met de genoemde eerste aansluiting van de genoemde in-i gangstransistormiddelen.

12. Logische schakeling volgens conclusie 11, waarin de genoemde ! ! 5; weerstandsmiddelen voorzien zijn van: I een veldeffecttransistor van het verarmingstype met gate- en sour- ; ce-aansluitingen aangesloten voor het vormen van de genoemde tweede : aansluiting van de genoemde weerstandsmiddelen. ! ; " j |j 13. (Gewijzigd) Een enkel bit logische vertragingsinrichting voor j 10| ontvangst van een ingangssignaal en voor het genereren van een over een \ i bit vertraagd uitgangssignaal uit dit ingangssignaal met twee maal in- j ! versie binnen een periode van twee klokpulsfasen, welke enkel bit logi- j : ! 1 sche vertragingsinrichting eerste en tweede niet overlappende klokpuls- f j i fasen ontvangt en voorzien is van: 15| voedingsspanningsmiddelen; eerste voorlaadtransistormiddelen aangesloten op de voedingsspan-| ningsmiddelen en gestuurd door de eerste klokpulsfase; eerste ontlaadtransistormiddelen aangesloten op de genoemde eerste I I ; voorlaadtransistormiddelen waardoor een eerste knooppunt wordt gedefi-! 20 nieerd en gestuurd door de tweede klokpulsfase teneinde dit eerste i ; l | knooppunt voorwaardelijk te ontladen; j | eerste ingangstransistormiddelen aangesloten op de genoemde eerste j ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf I het genoemde eerste knooppunt naar een aardspanningspotentiaal, welke | 25; eerste ingangstransistormiddelen verbonden zijn voor ontvangst van de ! | ingangssignalen; ; i i j i eerste uitgangstransistormiddelen aangesloten op het genoemde eer- I ste knooppunt voor het genereren van een over een half bit vertraagd i i i geïnverteerd uitgangssignaal aan een uitgangsaansluiting gedurende de 30. tweede klokpulsfase en gestuurd door de tweede klokpulsfase; eerste capacitieve middelen aangesloten tussen het genoemde eerste I knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd ! door de tweede klokpulsfase voor het handhaven van het genoemde eerste ; knooppunt op een vooraf bepaald spanningsniveau, welke eerste capaci- 35! tieve middelen een waarde hebben tenminste zo groot als de shuntcapaci- ! I i j I teit aanwezig op de genoemde uitgangsaansluiting van de genoemde eerste ! uitgangstransistormiddelen, teneinde daardoor ladingdelen tussen het : genoemde eerste knooppunt en de genoemde uitgangsaansluiting van de ge- j noemde eerste uitgangstransistormiddelen te voorkomen; 40 tweede voorlaadtransistormiddelen aangesloten op de genoemde voe- 8020238 Γ;: . _ ' > ' 1 Φ ! dingsspanningsmiddelen en gestuurd door de tweede klokpulsfase; | | j i ! tweede ontlaadtransistormiddelen aangesloten op de genoemde tweede j I : voorlaadtransistormiddelen waardoor een tweede knooppunt wordt gedefi-| : nieerd en gestuurd door de eerste klokpulsfase teneinde dit tweede | 5 i knooppunt voorwaardelijk te ontladen; i i | ! tweede ingangstransistormiddelen aangesloten op de genoemde tweede i i ! | ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf j 1 het genoemde tweede knooppunt naar de genoemde aardspanningspotentiaal, i ; welke tweede ingangstransistormiddelen aangesloten zijn voor ontvangst j 10i van het genoemde over een half bit vertraagde uitgangssignaal van de i genoemde eerste uitgangstransistormiddelen; i i ! | i tweede uitgangstransistormiddelen aangesloten op het genoemde ! : tweede knooppunt voor het genereren van een over een bit vertraagd uit- j I 1 ! i i gangssignaal aan een uitgangsaansluiting gedurende de eerste klokpuls- i | l ! | 15 ' fase, geïnverteerd ten opzichte van het genoemde over een half bit ver- i | traagde geïnverteerde uitgangssignaal en gestuurd door de tweede klok- | pulsfase; en ! ] tweede capacitieve middelen aangesloten tussen het genoemde tweede I knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd : 20. door de eerste klokpulsfase voor het handhaven van het tweede knooppunt op een vooraf bepaald spanningsniveau, welke tweede capacitieve middelen een waarde hebben tenminste zo groot als de shuntcapaciteit aanwezig op de genoemde uitgangsaansluiting van de genoemde tweede uitgangs- ; I : transistormiddelen, teneinde daardoor ladingdeling tussen het genoemde j 25 i tweede knooppunt en de genoemde uitgangsaansluiting van de genoemde j \ tweede uitgangstransistormiddelen te voorkomen. ! I 14. (Gewijzigd) Logische half bit vertragingsinrichting voor ont- i [ | j vangst van een ingangssignaal en voor het genereren van een uitgangs-| ί signaal dat ten opzichte van het ingangssignaal over een half bit ver- 30. traagd is met dubbele invertering binnen een klokpulsfaseperiode, welke logische half bit vertragingsinrichting eerste en tweede niet overlap- I | j j pende klokpulsfasen ontvangt en voorzien is van: j i ‘ ! voedingsspanningsmiddelen; ' eerste voorlaadtransistormiddelen aangesloten op de genoemde voe- 35. dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; j ί eerste ontlaadtransistormiddelen aangesloten op de genoemde eerste | , i ! voorlaadtransistormiddelen waardoor een eerste knooppunt wordt gedefi- | j nieerd en gestuurd door de tweede klokpulsfase teneinde dit eerste | knooppunt voorwaardelijk te ontladen; j l40 weerstandsmiddelen aangesloten op de genoemde eerste ontlaadtran- 8020238 ~£0_ <§> : sistormiddelen voor het begrenzen van de stroom die vloeit door de ge- j : : noemde eerste ontlaadtransistormiddelen; | eerste ingangstransistormiddelen aangesloten op de genoemde weer- i standsmiddelen waardoor een tweede knooppunt wordt gedefinieerd voor | 5i het verschaffen van een ontlaadweg vanaf het genoemde eerste knooppunt j · ! naar een aardspanningspotentiaal, welke eerste ingangstransistormidde-! ’ len aangesloten zijn voor ontvangst van het ingangssignaal; j j ί ; eerste uitgangstransistormiddelen aangesloten op het genoemde eer- j : : : ste knooppunt voor het genereren van een over een half bit vertraagd 10. geïnverteerd uitgangssignaal gedurende de tweede klokpulsfase en ge- ! stuurd door de tweede klokpulsfase; I eerste capacitieve middelen aangesloten tussen het genoemde eerste : knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd ί ; door de tweede klokpulsfase voor het handhaven van het genoemde eerste ; 15; knooppunt op een vooraf bepaald spanningsniveau; ; ; i i tweede ontlaadtransistormiddelen aangesloten op de genoemde tweede ; voorlaadtransistormiddelen waardoor een derde knooppunt wordt gedefini-; eerd en gestuurd door de tweede klokpulsfase teneinde dit derde knoop-| punt voorwaardelijk te ontladen; ; 20 tweede ingangstransistormiddelen aangesloten op de genoemde tweede i ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf het genoemde derde knooppunt naar de genoemde aardspanningspotentiaal, i i welke tweede ingangstransistormiddelen gekoppeld zijn met het genoemde j | tweede knooppunt; i 25 ; tweede uitgangstransistormiddelen gekoppeld met het genoemde derde : knooppunt voor het genereren van een over een half bit vertraagd geïn-j verteerd uitgangssignaal gedurende de tweede klokpulsfase en gestuurd | : door de tweede klokpulsfase; en tweede capacitieve middelen aangesloten tussen het genoemde derde [ . j 30. knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd [ i i ! ! door de tweede klokpulsfase voor het handhaven van het genoemde derde j | ! knooppunt op een vooraf bepaald spanningsaniveau. | 15. (Vervallen) I 16. (Gewijzigd) Logische bufferinvertorschakeling voor ontvangst 35. van een ingangssignaal en voor het genereren van een vertraagd uit-! | gangssignaal voor afgifte aan volgende onderling gekoppelde logische i · ! : circuits, welke logische bufferinvertorschakeling wordt gestuurd door I . ί ! eerste en tweede niet overlappende klokpulsfasen en voorzien is van: | voedingsspanningsmiddelen; 40j voorlaadtransistormiddelen gekoppeld met de genoemde voedingspan- 8020238 ' ; : ........................................................................; i ningsmiddelen en gestuurd door de eerste klokpulsfase; i ontlaadtransistormiddelen gekoppeld met de genoemde voorlaadtran- j

1 I ' sistormiddelen waardoor een eerste knooppunt wordt gedefinieerd en ge-! stuurd door de tweede klokpulsfase teneinde dit eerste knooppunt voor-; 5 | waardelijk te ontladen; ! i ' ; | ingangstransistormiddelen gekoppeld met de genoemde ontlaadtran- j | sistormiddelen voor het verschaffen van een ontlaadweg van het genoemde \ eerste knooppunt naar een aardspanningspotentiaal, welke ingangstran- I I | j sistormiddelen verbonden zijn voor ontvangst van het ingangssignaal; |10 eerste transistormiddelen verbonden met het genoemde eerste knoop- j ! punt en in de actieve toestand gehouden door bootstrap-werking, welke ' i eerste transistormiddelen worden gestuurd door de tweede klokpulsfase; | uitgangstransistormiddelen gekoppeld met de genoemde transistor- j middelen voor het genereren van het vertraagde uitgangssignaal en ge- ! ;15 stuurd door de tweede klokpulsfase; en j tweede transistormiddelen verbonden met het genoemde eerste knoop- \ punt voor het verschaffen van een ontlaadweg voor de genoemde uitgang, j ! : \ welke tweede transistormiddelen worden gestuurd door de tweede klok- j ; pulsfase.

17. Logische klokpulsdelerschakeling die onder klokpulssturing staat van eerste en tweede niet overlappende klokpulsfasen voor het ge- j nereren van gedeelde eerste en tweede klokpulsfasen, voorzien van: • i voedingsspanningsmiddelen; ; eerste voorlaadtransistormiddelen verbonden met de genoemde voe- ' i : ; I25 | dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; eerste ontlaadtransistormiddelen verbonden met de genoemde eerste I j voorlaadtransistormiddelen teneinde daardoor een eerste knooppunt te I ; definiëren en gestuurd door de tweede klokpulsfase teneinde dit eerste i knooppunt voorwaardelijk te ontladen; j i i ; !30 | eerste ingangstransistormiddelen verbonden met de genoemde eerste j j | ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf | | het genoemde eerste knooppunt naar een aardspanningspotentiaal; ! | eerste uitgangstransistormiddelen gekoppeld met het genoemde eer- i I s j j ste knooppunt voor het genereren van een over een half bit vertraagd |35 ! geïnverteerd uitgangssignaal gedurende de tweede klokpulsfase en ge- j ! stuurd door de tweede klokpulsfase; ; ί I : ! eerste capacitieve middelen aangesloten tussen het genoemde eerste j ; knooppunt en de genoemde eerste uitgangstransistormiddelen en gestuurd ; door de tweede klokpulsfase voor het handhaven van het genoemde eerste 140 knooppunt op een vooraf bepaald spanningsniveau; 8020238 - «- • ____________________________________________________________________ © ] tweede voorlaadtransistormiddelen aangesloten op de genoemde voe- [ dingsspanningsmiddelen en gestuurd door de tweede klokpulsfase; ! | ! tweede ontlaadtransistormiddelen verbonden met de genoemde tweede j i I voorlaadtransistormiddelen waardoor een tweede knooppunt wordt gedefi- ! ' 5; nieerd en gestuurd door de eerste klokpulsfase teneinde dit tweede | l knooppunt voorwaardelijk te ontladen; I | j tweede ingangstransistormiddelen verbonden met de genoemde tweede j ! ontlaadtransistormiddelen voor het verschaffen van een ontlaadweg vanaf i j j het genoemde tweede knooppunt naar de genoemde aardspanningspotentiaal, j 10. welke tweede ingangstransistormiddelen zijn aangesloten voor ontvangst j I van het genoemde over een half bit vertraagde uitgangssignaal van de ! ] genoemde eerste uitgangstransistormiddelen; | I tweede uitgangstransistormiddelen aangesloten op het genoemde i i J i tweede knooppunt voor het genereren van een over een bit vertraagd uit- | I 15 | gangssignaal gedurende de eerste klokpulsfase geïnverteerd ten opzichte j ! ' ' ! 1 van het genoemde over een half bit vertraagde geïnverteerde uitgangs- 1 j | j signaal en gestuurd door de eerste klokpulsfase; j tweede capacitieve middelen aangesloten tussen het genoemde tweede ; | ; knooppunt en de genoemde tweede uitgangstransistormiddelen en gestuurd | I ; t 20, door de eerste klokpulsfase voor het handhaven van het genoemde tweede knooppunt op een vooraf bepaald spanningsniveau; derde voorlaadtransistormiddelen aangesloten op de genoemde voe-dingsspanningsmiddelen en gestuurd door de eerste klokpulsfase; derde ontlaadtransistormiddelen aangesloten op de genoemde derde i I 25; voorlaadtransistormiddelen waardoor een derde knooppunt wordt gedefini- j ; eerd en gestuurd door de tweede klokpulsfase teneinde dit derde knoop-| ! punt voorwaardelijk te ontladen; j ; : weerstandsmiddelen verbonden met de genoemde derde ontlaadtransis- I t : tormiddelen; i ! | 30. derde ingangstransistormiddelen aangesloten op de genoemde weer- j | standsmiddelen waardoor een vierde knooppunt wordt gedefinieerd voor ! | het verschaffen van een ontlaadweg vanaf het genoemde derde knooppunt j ; i ! naar de genoemde aardspanningspotentiaal, welke derde ingangstransis- ! ; tormiddelen zijn aangesloten voor ontvangst van het uitgangssignaal van 35. de genoemde tweede uitgangstransistormiddelen; | welk vierde knooppunt aangesloten is voor het verschaffen van een i I 1 ï I terugkoppelweg naar de genoemde eerste ingangstransistor; j ! derde uitgangstransistormiddelen aangesloten op het genoemde derde | ' knooppunt voor het genereren van een over een half bit vertraagd geïn- I I ; 40 verteerd uitgangssignaal gedurende de tweede klokpulsfase en gestuurd I 8020238 ’ ' -Vi- Θ r-door de tweede klokpulsfase; ................. | j derde capacitieve middelen aangesloten tussen het genoemde derde : knooppunt en de genoemde derde uitgangstransistormiddelen en gestuurd ! ! ; door de tweede klokpulsfase voor het handhaven van het genoemde derde j 5 knooppunt op een vooraf bepaald spanningsniveau; ; 1 vierde ingangstransistormiddelen voor ontvangst van het uitgangs- ! I : i | ; signaal van de genoemde derde uitgangstransistormiddelen en de eerste : klokpulsfase; en transistormiddelen aangesloten op de genoemde vierde ingangstran- j ; 10 sistormiddelen waardoor een vijfde knooppunt wordt gedefinieerd, waar- ! | I bij de genoemde tweede transistormiddelen zijn verbonden voor ontvangst j | i i van de tweede klokpulsfase teneinde een gedeeld uitgangsklokpulssignaal j op het vijfde knooppunt te verschaffen voor een daarop volgend logisch I s blok bij ontvangst van de tweede klokpulsfase, welke transistormiddelen j i ; 15! een vooraf bepaalde lading op het genoemde vijfde knooppunt handhaven. | ******************** I i ; ; j i i ! ! i 1 ! ! I ! ! j i 1. i ! 1 i

1 I : i I i i ! I ! : : j i ! f I j ; | | 1 i , I : j I ; ! è 0 2 0 2 3 8 ! i