NL1006872C2 - Methode voor het maken van een zelfrichtende silicidelaag. - Google Patents

Methode voor het maken van een zelfrichtende silicidelaag. Download PDF

Info

Publication number
NL1006872C2
NL1006872C2 NL1006872A NL1006872A NL1006872C2 NL 1006872 C2 NL1006872 C2 NL 1006872C2 NL 1006872 A NL1006872 A NL 1006872A NL 1006872 A NL1006872 A NL 1006872A NL 1006872 C2 NL1006872 C2 NL 1006872C2
Authority
NL
Netherlands
Prior art keywords
layer
insulating layer
substrate
metal
regions
Prior art date
Application number
NL1006872A
Other languages
English (en)
Inventor
Water Lur
Shih-Wei Sun
Tony Lin
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW086107014A external-priority patent/TW345694B/zh
Priority to US08/883,332 priority Critical patent/US5913124A/en
Priority to GB9716395A priority patent/GB2328078B/en
Priority to JP09216235A priority patent/JP3041369B2/ja
Priority to DE19734837A priority patent/DE19734837B4/de
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to NL1006872A priority patent/NL1006872C2/nl
Priority to FR9711068A priority patent/FR2763743B1/fr
Application granted granted Critical
Publication of NL1006872C2 publication Critical patent/NL1006872C2/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Methode voor het maken van een zel£richtende silicidelaag.
ACHTERGROND VAN DE UITVINDING.
5 1. Uitvindingsgebied
De uitvinding heeft betrekking op een methode voor het maken van een zelfrichtende silicide, ook wel salicide (self-aligned silicide) genaamd. Meer in het bijzonder heeft de uitvinding betrekking op een methode voor het maken van 10 een salicidelaag, die ongewenste junctiestroomlekken kan tegenwerken.
2. Beschrijving van de verwante techniek
Wanneer het integratieniveau van MOS componenten 15 verhoogd wordt, zal de weerstand in de toevoer/afvoerklemmen van de MOS component geleidelijk toenemen tot een niveau, vergelijkbaar met de kanaalweerstand van de MOS component.
Om de samenhang tussen het metaal en de ondiepe junctie van de MOS component te waarborgen, en om de oppervlakte-20 weerstand in de toevoer/afvoerklemmen te verlagen, wordt tegenwoordig zelfrichtend silicide gebruikt bij het vervaardigen van halfgeleidercomponenten, wanneer een lijnbreedte minder is dan ongeveer 0,5 μπι.
De figuren IA t/m IE tonen het fabrikageverloop van een 25 zelfrichtende silicidelaag volgens een bestaande methode.
Met verwijzing naar fig. 1 wordt een substraat 10 verschaft. Tenminste één MOS componentgebied 11 wordt aangebracht over substraat 10. Het MOS componentgebied 11 heeft een poortgebied 12, licht-gedoteerde afvoergebieden 12a, en 30 isolatiegebieden 13. De isolatiegebieden 13 kunnen bestaan uit een ondiep groefisolatiegebied, gevormd onder gebruikmaking van een veldoxydelaag, bijvoorbeeld zoals getoond in de illustratie. ,
Een isolatielaag 14, bijvoorbeeld een siliciumdioxyde-35 laag of een siliciumnitridelaag, wordt gevormd over het substraat 10. Vervolgens wordt een overetsproces uitgevoerd, waarbij de isolatielaag 14 wordt overetst voor het vormen van afstandsstukken 15 aan de beide zijwanden van het poortgebied 12. De afstandsstukken 15 hebben een hoogte tot 1006872 2 iets onder het bovenste niveau van het poortgebied 12. Tijdens het overetsingsproces zal een bovenlaag van de isolatie-gebieden 13 eveneens worden weggenomen. Daarna, onder gebruikmaking van de afstandsstukken 15 en het 5 poortgebied 12 als maskers, wordt het substraat 10 gedoteerd voor het vormen van toevoer/afvoergebieden 16, waardoor de struktuur gevormd wordt, getoond in fig. 1B.
Vervolgens, en onder verwijzing naar fig. 1C, wordt een metaallaag 17, bijvoorbeeld een titaanlaag, gevormd over de 10 bovengenoemde struktuur. Vervolgens wordt een snelle warmtebehandeling uitgevoerd, gedurende welke de metaallaag 17 reageert met een polysilicium aan de bovenoppervlakken van het poortgebied 12 en de toevoer/afvoergebieden 16. Deze reactie doet een metaalsilicidelaag 18 ontstaan, welke zich 15 uitstrekt naar de isolatiegebieden 13 aangrenzend aan de toevoer/afvoergebieden 16. Daarna wordt nat-etsen toegepast voor het verwijderen van enig niet-gereageerd hebbend gedeelte van de metaallaag 17, waardoor een dwarsdoorsnee-struktuur gevormd wordt zoals getoond in fig. 1D.
20 Onder verwijzing naar fig. IE wordt een diëlektrische laag, bijvoorbeeld een siliciumdioxydelaag, gevormd over de bovengenoemde struktuur. Daarna wordt de diëlektrische laag 19 van een patroon voorzien voor het vormen van een contactvenster 20. Het contactvenster 20 legt de metaal- 25 silicidelaag 18 bloot, gelegen aan de bovenzijde van het toevoer/afvoergebied 16. Additioneel legt het contactvenster 20 een gedeelte bloot van het isolatiegebied 13. Dit completeert de vervaardiging van de zelfrichtende silicidelaag onder gebruikmaking van de bekende methode.
30 Om de lijnbreedte van de metaalsilicidelagen te reduceren, terwijl er een effektieve lijnbreedte gehandhaafd blijft over de toevoer/afvoergebieden en het poortgebied, vereist de hiervoor genoemde bekende methode overetsen van de afstandsstukken. Evenwel wordt bij het overetsingsproces 35 eveneens een deel weggeëtst van een bovenste siliciumdioxydelaag van de isolatiegebieden 13. Bovendien zal het plaatsen van de metaalsilicidelaag 18 aan de hoek van het isolatiegebied, en zo dicht bij de junctie van de toevoer/ afvoergebieden 16, ongewenste stroomlekken doen ontstaan.
1006872 3
Als gevolg zal defektwerking van de componenten plaatsvinden. Dit probleem is in het bijzonder ernstig bij submicroncomponenten, die een ondiepe junctie hebben.
SAMENVATTING VAN DE UITVINDING 5 Het is een doel van de uitvinding om een methode te verschaffen voor het maken van een zelfrichtende silicide, waarbij een schuine hoek gebruikt wordt bij de implantatie van ionen in de toevoer/afvoergebieden, teneinde een junctiediepte van de toevoer/afvoergebieden groter te maken 10 bij een hoek naast het isolatiegebied, waardoor de generatie van ongewenste lekstromen wordt vermeden.
Een verder doel van de uitvinding is het verschaffen van een methode voor het maken van een zelfrichtende silicide, waarbij de grootte van een contactvenster wordt vergroot, 15 teneinde de contactweerstand en de oppervlakteweerstand van de metaalsilicideformatie te verlagen.
Om deze doeleinden en voordelen te bereiken, en in overeenstemming met het doel van de uitvinding, zoals hier belichaamd en in ruime zin beschreven, omvat de uitvinding 20 een methode voor het maken van een zelfrichtende silicide, welke omvat het verschaffen van een type-één substraat met tenminste een MOS componentgebied daarboven. Het MOS componentgebied heeft een poortgebied, licht-gedoteerde toevoer/afvoergebieden en een isolatiegebied. Een eerste 25 isolatielaag wordt afgezet boven het substraatoppervlak. Anisotroop overetsen wordt toegepast voor het verwijderen van de eerste isolatielaag en het vormen van afstandsstukken aan de zijwanden van het poortgebied. Tegelijk wordt tevens een deel van de bovenlaag in het isolatiegebied verwijderd. 30 Onder gebruikmaking van de afstandsstukken en het poortgebied als maskers, worden type-twee ionen geïmplanteerd in het substraat onder een schuine hoek, teneinde een aantal toevoer/afvoergebieden te vormen in het substraat aan elke zijde van de poort. Een metaallaag wordt 35 gevormd over de oppervlakken van de bovengenoemde lagen. Onder toepassing van snelle warmtebewerking wordt de metaallaag tot reactie gebracht met een silicium aan een bovenoppervlak van het poortgebied en de toevoer/afvoergebieden. Vervolgens wordt onder gebruikmaking van selectief 1006872 4 etsen de niet-gereageerd hebbende metaallaag verwijderd. Een tweede isolatielaag en een diêlektrische laag worden opeenvolgend gevormd boven de oppervlakken. Er wordt dan een patroon gedefinieerd op de diêlektrische laag onder 5 gebruikmaking van de tweede isolatielaag als een etsstop, om een aantal brede-rand contactvensters te vormen. De tweede isolatielaag wordt verwijderd door de brede-rand contactvensters heen, teneinde het metaalsilicide bloot te stellen, waardoor de zelfrichtende silicide volgens de onderhavige 10 uitvinding wordt gevormd.
KORTE BESCHRIJVING VAN DE TEKENINGEN
Andere doeleinden, kenmerken en voordelen van de uitvinding zullen duidelijk worden uit de volgende 15 gedetailleerde beschrijving van de de voorkeur hebbende, evenwel niet beperkende uitvoering. De beschrijving wordt gedaan met verwijzing naar de bijgevoegde tekeningen, waarin:
De fig. IA t/m IE het vervaardigingsverloop tonen van 20 een zelfrichtende silicide volgens een bekende methode; en
De fig. 2A t/m 2F het vervaardigingsverloop tonen van een zelfrichtende silicide volgens de onderhavige uitvinding.
25 BESCHRIJVING VAN DE VOORKEURSUITVOERING
De fig. 2A t/m 2F tonen het vervaardigingsverloop van een zelfrichtende silicide volgens één voorkeursuitvoering van de uitvinding. In deze uitvoering is een P-type siliciumsubstraat gebruikt voor illustratieve doeleinden. De 30 uitvinding is evenwel evenzeer van toepassing bij gebruik van een N-type siliciumsubstraat.
Met verwijzing naar fig. 2A wordt een substraat 21 verschaft, bijvoorbeeld een P-type siliciumsubstraat met tenminste één MOS componentgebied 22 daarboven. Het MOS 35 componentgebied 22 heeft een poortgebied 23, licht-gedoteerde gebieden 23a en isolatiegebieden 24. De isolatiegebieden 24 kunnen bijvoorbeeld bestaan uit een ondiep groefisolatiegebied, bestaande uit siliciumdioxyde of een veldoxydelaag. Bij deze uitvoering wordt een ondiep 1006872 5 groefisolatiegebied gebruikt voor illustratieve doeleinden.
Vervolgens wordt een isolatielaag 25 gevormd over het substraat 21 onder gebruikmaking van bijvoorbeeld chemische dampafzetting. De isolatielaag 25 kan bijvoorbeeld een 5 siliciumoxydelaag of een siliciumnitridelaag zijn.
Vervolgens wordt anisotroop overetsen uitgevoerd voor het verwijderen van het merendeel van de isolerende laag 25, waardoor afstandsstukken 26 worden gevormd aan zijwanden van het poortgebied 23. De afstandsstukken 26 hebben een hoogte 10 die iets minder is dan de hoogte van het poortgebied 23. Tijdens de overetsingsprocedure zal eveneens een bovenlaag van de isolatiegebieden 24 worden verwijderd. Dit vergroot het contactoppervlak van het MOS componentgebied 22, en resulteert in de struktuur zoals getoond in fig. 2B.
15 Daarna en met verwijzing naar fig. 2C, worden de afstandsstukken 26 en het poortgebied 23 gebruikt als maskers. Ionen, bijvoorbeeld N-type ionen, worden geïmplanteerd onder een schuine hoek in het MOS componentgebied 22 voor het vormen van toevoer/afvoergebieden 27. Dit 20 zal de junctiediepte van de toevoer/afvoergebieden 27 vergroten. De schuine hoek kan worden verkregen door bijvoorbeeld het substraat 21 te plaatsen onder een hoek ten opzichte van een implantatierichting van de ionen, zoals getoond door pijlen 28. Het implanteren kan plaatsvinden 25 terwijl het substraat wordt geroteerd. Als gevolg van de schuine hoek zal een onzuiverheidsdiffusiegebied 29 worden gevormd in de toevoer/afvoergebieden 27, aangrenzend aan een benedendeel van de isolatiegebieden 24. De implanterings-gebieden kunnen zodoende gaan door een oppervlak aan een 30 buitenrand van het MOS componentgebied 22 aangrenzend het isolatiegebied 24 als gevolg van de schuine hoek, en de voorafgaande verwijdering van de bovenlaag van de isoleergebieden 24.
Vervolgens, met verwijzing naar fig. 2D, wordt een 35 metaallaag 30, bijvoorbeeld een titaanlaag, gevormd boven de hiervoor genoemde struktuur. Vervolgens wordt snel thermisch gloeien uitgevoerd, waardoor de metaallaag 30 tot reactie gebracht wordt met silicium aan het bovenoppervlak van het poortgebied 23 en de toevoer/afvoergebieden 27, waardoor een 1006872 6 zelfrichtende metaalsilicidelaag 31 gevormd wordt. De gloeioperatie geeft een grotere oppervlaktebezetting van de metaalsilicidelaag 31. Daarna wordt nat-etsen toegepast voor het verwijderen van enig niet-gereageerd hebbend gedeelte 5 van de metaallaag 30, resulterende in een struktuur zoals getoond in fig. 2E.
Met verwijzing naar fig. 2F worden een isolatielaag 32 een diêlektrische laag 33 opeenvolgend gevormd boven de oppervlakken van de struktuur. De isolatielaag 32 kan 10 bijvoorbeeld een siliciumnitridelaag zijn en de diêlektrische laag 33 kan bijvoorbeeld een siliciumoxydelaag zijn. Vervolgens wordt de diêlektrische laag 33 van een patroon voorzien onder gebruikmaking van de isolatielaag 32 als etsstoplaag. Daarna worden de blootgelegde delen van de 15 isolatielaag 32 verwijderd voor het vormen van een brede-rand contactvenster 34, waardoor de metaalsilicidelaag 31 wordt blootgelegd. De daaropvolgende behandelingsoperaties zijn bekend en een gedetailleerde beschrijving daarvan kan hier achterwege blijven.
20 De methode voor het vormen van een zelfrichtende silicidelaag volgens de onderhavige uitvinding heeft tenminste de volgende voordelen: (1) Het vormen van een onzuiverheidsdiffusiegebied in een benedendeel van de toevoer/afvoergebieden en aangrenzend 25 aan het isolatiegebied door gebruik te maken van een grote ionenimplantatieoperatie onder schuine hoek vergroot de junctiediepte van de toevoer/afvoergebieden. Het metaalsilicide, gelegen aan een rand van het isolatiegebied, wordt er daardoor in belet om te dicht te komen bij de 30 toevoer/afvoerjunctie, zoals getoond door de pijl 40 in fig. 2F, waardoor ongewenste stroomlekken worden voorkomen.
(2) De metaalsilicidelaag kan worden gevormd over de oppervlakken van de toevoer/afvoergebieden, die werden blootgelegd door een eerdere overetsingsprocedure van de 35 isolatiegebieden. Daardoor is meer oppervlaktegebied beschikbaar voor het brede-rand contactvenster, hetgeen resulteert in een verlaging van zowel de contactweerstand als de oppervlakteweerstand daar.
Hoewel de uitvinding beschreven is bij wijze van 1006872 7 voorbeeld en in termen van de voorkeursuitvoering, zal het duidelijk zijn, dat de uitvinding niet tot de beschreven uitvoering beperkt is. Integendeel is zij bedoeld om diverse modificaties en dergelijke arrangementen mede te dekken, 5 welke de vakman duidelijk zullen zijn. De beschermingsomvang van de bijgevoegde conclusies, welke de uitvinding definiëren, zijn derhalve bedoeld voor de ruimste interpretatie, teneinde al dergelijke modificaties en strukturen mede te omvatten.
10 15 20 25 - conclusies - 30 35 1006872 .

Claims (10)

1. Methode voor het vervaardigen van een zelfrichtende silicide, gekenmerkt door de volgende stappen: 5 verschaffen een type-één substraat met tenminste een MOS componentgebied daarboven, welk MOS componentgebied een poortgebied heeft, licht-gedoteerde gebieden en isolatie-gebieden; afzetten van een eerste isolerende laag boven een 10 oppervlak van het substraat; anisotroop overetsen van de eerste isolerende laag voor het verwijderen van de eerste isolerende laag en het vormen van afstandsstukken aan respectievelijke zijwanden van het poortgebied, en voor het gelijktijdig verwijderen van een 15 deel van een bovenlaag van de isolatiegebieden; implanteren van type-twee ionen onder een schuine hoek in het MOS componentgebied onder gebruikmaking van de afstandsstukken en het poortgebied als maskers voor het vormen van een aantal toevoer/afvoergebieden in het 20 substraat aan elke zijde van het poortgebied; vormen van een metaallaag over een oppervlak van het substraat, het MOS componentgebied en de afstandsstukken; uitvoeren van snelle warmtebehandeling om de metaallaag tot reactie te brengen met silicium aan een bovenoppervlak 25 van het poortgebied en de toevoer/afvoergebieden, en een metaalsilicidelaag te vormen; daarop volgend selectief etsen voor het verwijderen van enig niet-gereageerd hebbend gedeelte van de metaallaag; opeenvolgend vormen van een tweede isolerende laag en 30 een diëlektrische laag boven een oppervlak van het substraat, het MOS componentgebied, de afstandsstukken en de metaal-silicidelaag; het van een patroon voorzien van de diëlektrische laag onder gebruikmaking van de tweede isolatielaag als een 35 etsstop voor het vormen van een aantal brede-rand contact-vensters; en verwijderen van de tweede isolatielaag door de brede-rand contactvensters heen, teneinde de metaalsilicidelaag bloot te leggen. .1006872 .
2. Methode volgens conclusie l,met het kenmerk, dat het verschaffen van een substraat inhoudt het verschaffen van een P-type substraat, en het implanteren inhoudt het implanteren van N-type ionen. 5
3. Methode volgens conclusie l,met het kenmerk, dat het verschaffen een substraat inhoudt het verschaffen van een N-type substraat, en het implanteren inhoudt het implanteren van P-type ionen. 10
4. Methode volgens conclusie l,met het kenmerk, dat de isolatiegebieden van het substraat een ondiep groefisolatiegebied zijn.
5. Methode volgens conclusie l,met het kenmerk, dat de isolatiegebieden van het substraat bestaan uit een veldoxydelaag.
6. Methode volgens conclusie 1, met het k e n -20 m e r k, dat het afzetten van een eerste isolerende laag omvat een eerste isolerende laag van siliciumoxyde.
7. Methode volgens conclusie 1, m e t het kenmerk, dat het afzetten van een eerste isolerende laag 25 omvat een eerste isolerende laag van siliciumnitride.
8. Methode volgens conclusie l,met het ken-m e r k, dat het vormen van een metaallaag omvat een metaallaag van titaan. 30
9. Methode volgens conclusie 1, m e t het ken-m e r k, dat het opeenvolgend vormen van een tweede isolatielaag en een diëlektrische laag omvat het vormen van de tweede isolatielaag van siliciumnitride. 35
10. Methode volgens conclusie 1, m e t het kenmerk, dat het opeenvolgend vormen van een tweede isolatielaag en een diëlektrische laag omvat het vormen van de diëlektrische laag van siliciumoxyde. 1006872
NL1006872A 1997-05-24 1997-08-28 Methode voor het maken van een zelfrichtende silicidelaag. NL1006872C2 (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US08/883,332 US5913124A (en) 1997-05-24 1997-06-26 Method of making a self-aligned silicide
GB9716395A GB2328078B (en) 1997-05-24 1997-08-01 Method of making a self-aligned silicide
JP09216235A JP3041369B2 (ja) 1997-05-24 1997-08-11 セルフアライン珪化物の製造方法
DE19734837A DE19734837B4 (de) 1997-05-24 1997-08-12 Verfahren zur Herstellung eines selbstausrichtenden Silicids
NL1006872A NL1006872C2 (nl) 1997-05-24 1997-08-28 Methode voor het maken van een zelfrichtende silicidelaag.
FR9711068A FR2763743B1 (fr) 1997-05-24 1997-09-05 Procede de fabrication d'un siliciure auto-aligne

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
TW086107014A TW345694B (en) 1997-05-24 1997-05-24 Method of making a self-aligned silicide component
TW86107014 1997-05-24
GB9716395 1997-08-01
GB9716395A GB2328078B (en) 1997-05-24 1997-08-01 Method of making a self-aligned silicide
NL1006872 1997-08-28
NL1006872A NL1006872C2 (nl) 1997-05-24 1997-08-28 Methode voor het maken van een zelfrichtende silicidelaag.

Publications (1)

Publication Number Publication Date
NL1006872C2 true NL1006872C2 (nl) 1999-03-02

Family

ID=27268962

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1006872A NL1006872C2 (nl) 1997-05-24 1997-08-28 Methode voor het maken van een zelfrichtende silicidelaag.

Country Status (6)

Country Link
US (1) US5913124A (nl)
JP (1) JP3041369B2 (nl)
DE (1) DE19734837B4 (nl)
FR (1) FR2763743B1 (nl)
GB (1) GB2328078B (nl)
NL (1) NL1006872C2 (nl)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187643B1 (en) * 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6509264B1 (en) 2000-03-30 2003-01-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned silicide with reduced sheet resistance
JP2007508705A (ja) * 2003-10-17 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置とこの種の半導体装置の製造方法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
DE102004055083B4 (de) * 2004-11-15 2008-01-17 Trw Automotive Electronics & Components Gmbh & Co. Kg Schweißteil für das Verschweißen mittels einer Kehlnaht und elektrische Baueinheit
US7442619B2 (en) * 2006-05-18 2008-10-28 International Business Machines Corporation Method of forming substantially L-shaped silicide contact for a semiconductor device
US8338265B2 (en) * 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
US8664050B2 (en) * 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
JPH05166798A (ja) * 1991-12-18 1993-07-02 Sony Corp 半導体装置の素子分離領域の形成方法
EP0756320A2 (en) * 1995-07-27 1997-01-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612914A (en) * 1991-06-25 1997-03-18 Texas Instruments Incorporated Asymmetrical non-volatile memory cell, arrays and methods for fabricating same
US5463237A (en) * 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
KR950026039A (ko) * 1994-02-25 1995-09-18 모리시다 요이치 반도체 장치 및 그 제조방법
US5576227A (en) * 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
US5508212A (en) * 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium
US5534449A (en) * 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US5686324A (en) * 1996-03-28 1997-11-11 Mosel Vitelic, Inc. Process for forming LDD CMOS using large-tilt-angle ion implantation
KR100205320B1 (ko) * 1996-10-25 1999-07-01 구본준 모스펫 및 그 제조방법
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
JPH05166798A (ja) * 1991-12-18 1993-07-02 Sony Corp 半導体装置の素子分離領域の形成方法
EP0756320A2 (en) * 1995-07-27 1997-01-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 568 (E - 1447) 14 October 1993 (1993-10-14) *

Also Published As

Publication number Publication date
GB9716395D0 (en) 1997-10-08
DE19734837A1 (de) 1998-11-26
US5913124A (en) 1999-06-15
FR2763743A1 (fr) 1998-11-27
GB2328078A (en) 1999-02-10
GB2328078B (en) 1999-07-14
JP3041369B2 (ja) 2000-05-15
DE19734837B4 (de) 2004-04-15
FR2763743B1 (fr) 1999-07-23
JPH10335662A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
KR100190757B1 (ko) 모스 전계 효과 트랜지스터 형성방법
US5905293A (en) LDD spacers in MOS devices with double spacers
US5602055A (en) Method of manufacturing a semiconductor device incorporating a selectively deposited contact
US5565383A (en) Method for selective formation of silicide films without formation on vertical gate sidewalls using collimated sputtering
US5780348A (en) Method of making a self-aligned silicide component
US5605854A (en) Integrated Ti-W polycide for deep submicron processing
EP0315229A2 (en) Method of manufacturing a semiconductor device with insulated-gate structure
US6599819B1 (en) Semiconductor device with source/drain regions of high impurity concentration and its manufacture
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
NL1006872C2 (nl) Methode voor het maken van een zelfrichtende silicidelaag.
US6509264B1 (en) Method to form self-aligned silicide with reduced sheet resistance
JP3028114B2 (ja) 半導体装置の製造方法
US6043116A (en) Method of fabricating self-align-contact
US6258682B1 (en) Method of making ultra shallow junction MOSFET
US6025241A (en) Method of fabricating semiconductor devices with self-aligned silicide
JPH1187529A (ja) 集積回路コンタクト
US6153457A (en) Method of fabricating self-align-contact
US6569743B2 (en) Method of fabricating a semiconductor device
US6204539B1 (en) Semiconductor apparatus and manufacturing method therefor
US5646056A (en) Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
US5970380A (en) Methods of forming semiconductor switching devices having silicide regions therein
JP3129867B2 (ja) 半導体装置の製造方法
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
JPH09172063A (ja) 半導体装置及びその製造方法
US7572719B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
V1 Lapsed because of non-payment of the annual fee

Effective date: 20100301