FR2763743A1 - Procede de fabrication d'un siliciure auto-aligne - Google Patents

Procede de fabrication d'un siliciure auto-aligne Download PDF

Info

Publication number
FR2763743A1
FR2763743A1 FR9711068A FR9711068A FR2763743A1 FR 2763743 A1 FR2763743 A1 FR 2763743A1 FR 9711068 A FR9711068 A FR 9711068A FR 9711068 A FR9711068 A FR 9711068A FR 2763743 A1 FR2763743 A1 FR 2763743A1
Authority
FR
France
Prior art keywords
layer
region
insulating layer
substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9711068A
Other languages
English (en)
Other versions
FR2763743B1 (fr
Inventor
Tony Lin
Water Lur
Shih Wei Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW086107014A external-priority patent/TW345694B/zh
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of FR2763743A1 publication Critical patent/FR2763743A1/fr
Application granted granted Critical
Publication of FR2763743B1 publication Critical patent/FR2763743B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Le procédé comprend l'accomplissement d'une opération d'implantation ionique sous un angle d'inclinaison élevé, qui augmente la profondeur de jonction de régions de source/ drain (27) et empêche que le siliciure de métal (31) se trouvant au bord d'une région de séparation (24) ne vienne trop près de la jonction de source/ drain et n'occasionne des fuites de courant. Les régions de séparation (24) sont surgravées, ce qui met à nu la surface des régions de source/ drain (27). On obtient ainsi une plus grande aire de surface pour la formation d'une fenêtre de contact de bordure large (34), ce qui diminue la résistance de contact et la résistance carrée à cet endroit.

Description

PROCEDE DE FABRICATION D'UN SILICIURE
AUTO-ALIGNE
Cette invention concerne un procédé de fabrication d'un sili-
ciure auto-aligné. La présente invention concerne plus particulièrement un procédé de fabrication d'une couche de siliciure auto-aligné qui peut
s'opposer à des fuites indésirables de courant de jonction.
Au fur et à mesure de l'augmentation du niveau d'intégration de
composants MOS, la résistance dans les bornes de source/drain du com-
posant MOS augmente progressivement jusqu'à un niveau comparable à la résistance de canal du composant MOS. Pour garantir l'intégrité entre le métal et la jonction de faible profondeur du composant MOS, et pour diminuer la résistance carrée dans les bornes de source/drain, on utilise actuellement un siliciure auto-aligné dans la fabrication de composants à
semiconducteurs chaque fois qu'une largeur de ligne est inférieure à en-
viron 0,5 j.m.
Les figures 1A à 1E montrent la séquence de fabrication d'une couche de siliciure auto-aligné conformément à un procédé classique. En se référant à la figure 1A, on note que l'on fournit un substrat 10. On forme sur le substrat 10 au moins une région de composant MOS 11. La région de composant MOS 11 comprend une région de grille, des régions de drain faiblement dopé (ou LDD pour "lightly doped drain") 12a, et des régions de séparation 13. Les régions de séparation 13 peuvent être une région d'isolation par tranchée de faible profondeur (ou STI pour "shallow trench isolation") qui est formée en utilisant par exemple une couche
d'oxyde de champ, comme représenté dans l'illustration.
On forme sur le substrat 10 une couche isolante 14, par exem-
ple une couche de dioxyde de silicium ou une couche de nitrure de sili-
cium. On effectue ensuite un traitement de surgravure, dans lequel la couche isolante 14 est surgravée pour former des éléments d'espacement sur les deux parois latérales de la région de grille 12. Les éléments
d'espacement 15 ont une hauteur légèrement inférieure à un niveau su-
périeur de la région de grille 12. Pendant le traitement de surgravure, une couche supérieure des régions de séparation 13 est également enlevée. Ensuite, en utilisant à titre de masques les éléments d'espacement et la région de grille 12, on dope le substrat 10 de façon à former des
régions de source/drain 16, pour former ainsi la structure qui est repré-
sentée sur la figure lB.
Ensuite, en se référant à la figure 1C, on note que l'on forme une couche métallique 17, par exemple une couche de titane, sur la
structure mentionnée ci-dessus. On effectue ensuite un traitement ther-
mique rapide au cours duquel la couche métallique 17 réagit avec du sili-
cium polycristallin sur les surfaces supérieures de la région de grille 12 et des régions de source/drain 16. Cette réaction forme une couche de
siliciure de métal 18 qui s'étend sur les régions de séparation 13 adja-
centes aux régions de source/drain 16. On utilise ensuite une attaque par voie humide pour enlever la partie de la couche métallique 17 qui n'a pas réagi, pour former ainsi une structure dont la section est représentée sur
la figure 1D.
En se référant à la figure lE, on note que l'on forme sur la structure mentionnée ci-dessus une couche diélectrique 19, par exemple une couche de dioxyde de silicium. On définit ensuite un motif dans la couche diélectrique 19 pour former une fenêtre de contact 20. La fenêtre de contact 20 met à nu la couche de siliciure de métal 18 qui se trouve audessus de la région de source/drain 16. De plus, la fenêtre de contact
met à nu une partie de la région de séparation 13. Ceci achève la fa-
brication de la couche de siliciure auto-aligné en utilisant le procédé classique. Pour réduire la largeur de ligne des couches de siliciure de métal, tout en maintenant une largeur de ligne effective au- dessus des
régions de source/drain et de la région de grille, le procédé classique en-
visagé ci-dessus exige la surgravure des éléments d'espacement. Ce-
pendant, le traitement de surgravure enlève également par attaque une
partie d'une couche de dioxyde de silicium supérieure des régions de sé-
paration 13. En outre, le fait de placer la couche de siliciure de métal 18
au coin de la région de séparation 13, et si près de la jonction des ré-
gions de source/drain 16, générera des fuites de courant indésirables. Il
en résulte que des défauts de fonctionnement de composants se produi-
ront. Ce problème est particulièrement grave avec des composants de
taille inférieure au micromètre, ayant une jonction de faible profondeur.
Un but de l'invention est de procurer un procédé de fabrication
d'un siliciure auto-aligné qui utilise un angle d'inclinaison dans l'implan-
tation d'ions dans les régions de source/drain, de façon à augmenter une profondeur de jonction des régions de source/drain à un coin adjacent à la région de séparation, pour éviter ainsi la génération de courants de
fuite indésirables.
Un but supplémentaire de l'invention est de procurer un procé-
dé de fabrication d'un siliciure auto-aligné qui augmente la taille d'une
fenêtre de contact, de façon à diminuer la résistance de contact et la ré-
sistance carrée dans la formation du siliciure de métal.
Pour atteindre ces buts et avantages, et conformément à l'objet
de l'invention, telle qu'elle est mise en oeuvre et décrite ici de façon gé-
nérale, l'invention consiste en un procédé de fabrication d'un siliciure auto-aligné, qui comprend la fourniture d'un substrat d'un premier type sur lequel se trouve au moins une région de composant MOS. La région de composant MOS comprend une région de grille, des régions de source/drain faiblement dopées et une région de séparation. On dépose une première couche isolante sur la surface du substrat. On utilise une surgravure anisotrope pour enlever la première couche isolante et pour former des éléments d'espacement sur les parois latérales de la région de grille. En même temps, on enlève également une partie de la couche supérieure dans la région de séparation. En utilisant à titre de masques les éléments d'espacement et la région de grille, on implante dans le substrat des ions d'un second type, sous un angle d'inclinaison, pour
former un ensemble de régions de source/drain dans le substrat, de cha-
que côté de la grille. On forme une couche métallique sur les surfaces des couches mentionnées ci-dessus. En utilisant un traitement thermique
rapide, on fait réagir la couche métallique avec du silicium sur une sur-
face supérieure de la région de grille et des régions de source/drain. En-
suite, en utilisant une attaque sélective, on enlève la couche métallique
qui n'a pas réagi. On forme séquentiellement sur les surfaces une se-
conde couche isolante et une couche diélectrique. On définit ensuite un motif sur la couche diélectrique, en utilisant la seconde couche isolante à titre d'élément d'arrêt d'attaque, pour former un ensemble de fenêtres de
contact de bordure larges. On enlève la seconde couche isolante à tra-
vers les fenêtres de contact de bordure larges, de façon à mette à nu le siliciure de métal, pour procurer ainsi le siliciure auto-aligné conforme à l'invention. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre d'un mode de
réalisation, donné à titre d'exemple non limitatif. La suite de la descrip-
tion se réfère aux dessins annexés, dans lesquels: Les figures 1A à 1E montrent la séquence de fabrication d'un siliciure auto-aligné conforme au procédé classique; et Les figures 2A à 2F montrent la séquence de fabrication d'un
siliciure auto-aligné conforme à la présente invention.
Les figures 2A à 2F montrent la séquence de fabrication d'un
siliciure auto-aligné conforme à un mode de réalisation préféré de l'in-
vention. Dans ce mode de réalisation, on utilise dans un but illustratif un substrat en silicium de type P. Cependant, I'invention s'applique tout aussi bien lorsqu'on utilise un substrat en silicium de type N.
En se référant à la figure 2A, on note que l'on fournit un subs-
trat 21, par exemple un substrat en silicium de type P, sur lequel se
trouve au moins une région de composant MOS 22. La région de compo-
sant MOS 22 comprend une région de grille 23, des régions faiblement dopées 23a et des régions de séparation 24. Les régions de séparation 24 peuvent être par exemple une région de séparation par tranchée de faible profondeur consistant en dioxyde de silicium, ou une couche
d'oxyde de champ. Dans ce mode de réalisation, on utilise à titre d'illus-
tration une région de séparation par tranchée de faible profondeur.
Ensuite, on forme une couche isolante 25 sur le substrat 21, en
utilisant par exemple le dépôt chimique en phase vapeur. La couche iso-
lante 25 peut être par exemple une couche d'oxyde de silicium ou une
couche de nitrure de silicium. On effectue ensuite une surgravure aniso-
trope pour enlever la majeure partie de la couche isolante 25, pour for-
mer ainsi des éléments d'espacement 26 sur des parois latérales de la région de grille 23. Les éléments d'espacement 26 ont une hauteur qui est légèrement inférieure à une hauteur de la région de grille 23. Pendant la procédure de surgravure, une couche supérieure des régions de sépa- ration 24 sera également enlevée. Ceci augmente une aire de contact de
la région de composant MOS 22 et conduit à la structure qui est repré-
sentée sur la figure 2B.
Ensuite, en se référant à la figure 2C, on note que l'on utilise à
titre de masques les éléments d'espacement 26 et la région de grille 23.
On implante des ions, par exemple des ions de type N, dans la région de composant MOS 22, sous un angle d'inclinaison, pour former des régions de source/drain 27. Ceci augmente la profondeur de jonction des régions
de source/drain 27. On peut par exemple obtenir l'inclinaison en posi-
tionnant le substrat 21 sous un certain angle par rapport à une direction
d'implantation des ions, comme indiqué par des flèches 28. L'implanta-
tion peut avoir lieu pendant que l'on fait tourner le substrat. Sous l'effet de l'inclinaison, la région de diffusion d'impureté 29 sera formée dans les régions de source/drain 27, en position adjacente à une partie inférieure des régions de séparation 24. Les ions qui sont implantés peuvent ainsi passer à travers une zone située à un bord extérieur de la région de composant MOS 22 au voisinage de la région de séparation 24, du fait de l'inclinaison, et de l'enlèvement antérieur de la couche supérieure des
régions de séparation 24.
En se référant ensuite à la figure 2D, on note que l'on forme une couche métallique 30, par exemple une couche de titane, sur la structure envisagée ci-dessus. Ensuite, on effectue un recuit thermique rapide, sous l'effet duquel la couche métallique 30 réagit avec le silicium sur une surface supérieure de la région de grille 23 et des régions de
source/drain 27, pour former ainsi une couche de siliciure de métal auto-
aligné, 31. L'opération de recuit permet d'obtenir une plus grande aire d'occupation de la couche de siliciure de métal 31. Ensuite, on utilise une attaque par voie humide pour enlever toute partie de la couche de métal n'ayant pas réagi, ce qui donne une structure qui est représentée sur
la figure 2E.
En se référant à la figure 2F, on note que l'on forme séquen-
tiellement au-dessus des surfaces de la structure une couche isolante 32
et une couche diélectrique 33. La couche isolante 32 peut être par exem-
ple une couche de nitrure de silicium, et la couche diélectrique 33 peut être par exemple une couche d'oxyde de silicium. Ensuite, on définit un motif dans la couche de diélectrique 33 en utilisant la couche isolante 32 à titre de couche d'arrêt d'attaque. On enlève ensuite les parties à nu de la couche isolante 32, pour former une fenêtre de contact de bordure
large 34, ce qui a pour effet de mettre à nu la couche de siliciure de mé-
tal 31. Des opérations de traitement suivantes sont classiques, et de ce
fait des descriptions détaillées sont omises ici.
Le procédé de formation d'une couche de siliciure auto-aligné
conforme à la présente invention comporte au moins les avantages sui-
vants: (1) La formation d'une région de diffusion d'impureté dans une partie inférieure des régions de source/drain et en position adjacente à la
région de séparation, par l'utilisation d'une opération d'implantation ioni-
que sous un angle d'inclinaison élevé augmente la profondeur de jonction des régions de source/drain. Le siliciure de métal se trouvant à un bord de la région de séparation ne peut donc pas venir trop près de la jonction source/drain, comme il est indiqué par la flèche 40 sur la figure 2F, ce
qui évite des couches de fuite indésirables.
(2) La couche de siliciure de métal peut être formée sur les
surfaces des régions de source/drain qui ont été mises à nu par une pro-
cédure de surgravure antérieure des régions de séparation. Par consé-
quent, on dispose d'une plus grande aire de surface pour la fenêtre de contact de bordure large, ce qui conduit à une diminution à la fois de la
résistance de contact et de la résistance carrée à cet endroit.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au procédé décrit et représenté, sans sortir du cadre de l'inven-
tion.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication d'un siliciure auto-aligné, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (21) d'un premier type sur lequel se trouve au moins une région de composant MOS (22), la région de composant MOS (22) comprenant une région de
grille (23), des régions faiblement dopées (23a) et des régions de sépa-
ration (24); on dépose une première couche isolante (25) sur une surface du substrat (21); on effectue une surgravure anisotrope de la première couche isolante (25) pour enlever la première couche isolante (25) et
former des éléments d'espacement (26) sur des parois latérales respecti-
ves de la région de grille (23), et pour enlever simultanément une partie d'une couche supérieure des régions de séparation (24); on implante des ions d'un second type dans la région de composant MOS (22), sous un
angle d'inclinaison, en utilisant à titre de masques les éléments d'espa-
cernent (26) et la région de grille (23), pour former un ensemble de ré-
gions de source/drain (27) dans le substrat (21), de chaque côté de la
région de grille (23); on forme une couche métallique (30) sur une sur-
face du substrat (21), de la région de composant MOS (22) et des élé-
ments d'espacement (26); on effectue un traitement thermique rapide
pour faire réagir la couche métallique (30) avec du silicium sur une sur-
face supérieure de la région de grille (23) et des régions de source/drain (27), et pour former une couche de siliciure de métal (31); à la suite de ce traitement, on effectue une attaque sélective pour enlever toute partie
de la couche métallique (30) n'ayant pas réagi; on forme séquentielle-
ment une seconde couche isolante (32) et une couche diélectrique (33) sur une surface du substrat (21), de la région de composant MOS (22), des éléments d'espacement (26) et de la couche de siliciure de métal
(31); on forme un motif sur la couche diélectrique (33), en utilisant la se-
conde couche isolante (32) à titre d'élément d'arrêt d'attaque, pour for-
mer un ensemble de fenêtres de contact de bordure larges (34); et on enlève la seconde couche isolante (32) à travers les fenêtres de contact de bordure larges (34), de façon à mette à nu la couche de siliciure de
métal (31).
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de fourniture d'un substrat comprend la fourniture d'un substrat de type P (21), et l'implantation comprend l'implantation d'ions de type N.
3. Procédé selon la revendication 1, caractérisé en ce que l'étape de fourniture d'un substrat comprend la fourniture d'un substrat de type N (21), et l'implantation comprend l'implantation d'ions de type P.
4. Procédé selon la revendication 1, caractérisé en ce que l'étape de fourniture d'un substrat comprend la formation des régions de
séparation (24) par une région de séparation par tranchée de faible pro-
fondeur.
5. Procédé selon la revendication 1, caractérisé en ce que l'6tape de fourniture d'un substrat comprend la formation des régions de
séparation (24) par une couche d'oxyde de champ.
6. Procédé selon la revendication 1, caractérisé en ce que le dépôt d'une première couche isolante (25) comprend la formation de la
première couche isolante en oxyde de silicium.
7. Procédé selon la revendication 1, caractérisé en ce que le dépôt d'une première couche isolante (25) comprend la formation de la
première couche isolante en nitrure de silicium.
8. Procédé selon la revendication 1, caractérisé en ce que la
formation d'une couche métallique (30) comprend la formation d'une cou-
che métallique en titane.
9. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation séquentielle comprend la formation de la seconde
couche isolante (32) en nitrure de silicium.
10. Procédé selon la revendication 1, caractérisé en ce que
l'étape de formation séquentielle comprend la formation de la couche di-
électrique (33) en oxyde de silicium.
FR9711068A 1997-05-24 1997-09-05 Procede de fabrication d'un siliciure auto-aligne Expired - Fee Related FR2763743B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW086107014A TW345694B (en) 1997-05-24 1997-05-24 Method of making a self-aligned silicide component
GB9716395A GB2328078B (en) 1997-05-24 1997-08-01 Method of making a self-aligned silicide
NL1006872A NL1006872C2 (nl) 1997-05-24 1997-08-28 Methode voor het maken van een zelfrichtende silicidelaag.

Publications (2)

Publication Number Publication Date
FR2763743A1 true FR2763743A1 (fr) 1998-11-27
FR2763743B1 FR2763743B1 (fr) 1999-07-23

Family

ID=27268962

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9711068A Expired - Fee Related FR2763743B1 (fr) 1997-05-24 1997-09-05 Procede de fabrication d'un siliciure auto-aligne

Country Status (6)

Country Link
US (1) US5913124A (fr)
JP (1) JP3041369B2 (fr)
DE (1) DE19734837B4 (fr)
FR (1) FR2763743B1 (fr)
GB (1) GB2328078B (fr)
NL (1) NL1006872C2 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187643B1 (en) * 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6509264B1 (en) 2000-03-30 2003-01-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned silicide with reduced sheet resistance
CN1868046B (zh) * 2003-10-17 2011-12-28 Nxp股份有限公司 半导体器件及制造此类半导体器件的方法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
DE102004055083B4 (de) * 2004-11-15 2008-01-17 Trw Automotive Electronics & Components Gmbh & Co. Kg Schweißteil für das Verschweißen mittels einer Kehlnaht und elektrische Baueinheit
US7442619B2 (en) * 2006-05-18 2008-10-28 International Business Machines Corporation Method of forming substantially L-shaped silicide contact for a semiconductor device
US8338265B2 (en) * 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
US8664050B2 (en) 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
JPH05166798A (ja) * 1991-12-18 1993-07-02 Sony Corp 半導体装置の素子分離領域の形成方法
EP0756320A2 (fr) * 1995-07-27 1997-01-29 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et procédé de fabrication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612914A (en) * 1991-06-25 1997-03-18 Texas Instruments Incorporated Asymmetrical non-volatile memory cell, arrays and methods for fabricating same
US5463237A (en) * 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
KR950026039A (ko) * 1994-02-25 1995-09-18 모리시다 요이치 반도체 장치 및 그 제조방법
US5576227A (en) * 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
US5508212A (en) * 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium
US5534449A (en) * 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US5686324A (en) * 1996-03-28 1997-11-11 Mosel Vitelic, Inc. Process for forming LDD CMOS using large-tilt-angle ion implantation
KR100205320B1 (ko) * 1996-10-25 1999-07-01 구본준 모스펫 및 그 제조방법
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
JPH05166798A (ja) * 1991-12-18 1993-07-02 Sony Corp 半導体装置の素子分離領域の形成方法
EP0756320A2 (fr) * 1995-07-27 1997-01-29 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et procédé de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 568 (E - 1447) 14 October 1993 (1993-10-14) *

Also Published As

Publication number Publication date
DE19734837B4 (de) 2004-04-15
GB2328078A (en) 1999-02-10
NL1006872C2 (nl) 1999-03-02
US5913124A (en) 1999-06-15
JPH10335662A (ja) 1998-12-18
GB2328078B (en) 1999-07-14
DE19734837A1 (de) 1998-11-26
GB9716395D0 (en) 1997-10-08
FR2763743B1 (fr) 1999-07-23
JP3041369B2 (ja) 2000-05-15

Similar Documents

Publication Publication Date Title
EP0071494B1 (fr) Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions
US5480814A (en) Process of making a polysilicon barrier layer in a self-aligned contact module
US6063677A (en) Method of forming a MOSFET using a disposable gate and raised source and drain
US6063675A (en) Method of forming a MOSFET using a disposable gate with a sidewall dielectric
EP0005721B1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
US4855247A (en) Process for fabricating self-aligned silicide lightly doped drain MOS devices
US6127233A (en) Lateral MOSFET having a barrier between the source/drain regions and the channel region
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
US4908326A (en) Process for fabricating self-aligned silicide lightly doped drain MOS devices
US6902980B2 (en) Method of fabricating a high performance MOSFET device featuring formation of an elevated source/drain region
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
US4874713A (en) Method of making asymmetrically optimized CMOS field effect transistors
KR100292330B1 (ko) 반도체장치와그제조방법및실리콘절연기판의제조방법
JPH09504411A (ja) セルフアラインｃｍｏｓプロセス
US5773347A (en) Method of maufacturing field effect transistor
FR2763743A1 (fr) Procede de fabrication d'un siliciure auto-aligne
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
EP0158559B1 (fr) Procédé pour interconnecter les zones actives et/ou les grilles des circuits intégrés cmos
US6221760B1 (en) Semiconductor device having a silicide structure
US6284609B1 (en) Method to fabricate a MOSFET using selective epitaxial growth to form lightly doped source/drain regions
EP0522938B1 (fr) Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
US20030042551A1 (en) Partially removable spacer with salicide formation
EP0847080A1 (fr) Améliorations dans et concernant des dispositifs semi-conducteurs
US20020076907A1 (en) Transistor having a silicided gate and method of forming

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100531