MXPA04009858A

MXPA04009858A - Circuito de control.

Info

Publication number: MXPA04009858A
Application number: MXPA04009858A
Authority: MX
Inventors: Lee Perdue Kenneth
Original assignee: Thomson Licensing Sa
Priority date: 2002-04-12
Filing date: 2003-04-04
Publication date: 2005-02-14
Also published as: EP1535425A2; WO2003088568A3; JP4307268B2; CN1647056A; KR20040102082A; JP2005522938A; AU2003226263A8; AU2003226263A1; CN1316393C; KR101013615B1; US7423549B2; US20050169352A1; WO2003088568A2

Abstract

Un circuito de control digital que habilita/inhabilita la retroalimentacion de las transmisiones en serie de una senal de recepcion del UART cuando el puerto de salida G-LINK tiene corto circuito en un modo operativo particular. En un modo operativo convencional, el circuito de control digital vigila el estado de la salida Tx del UART y durante una transmision UART, la linea Rx normalmente se utiliza para la retroalimentacion de datos para ajustarla en un estado alto y eliminar las interrupciones UART no deseadas o no garantizadas, generadas por el circuito G-LINK. El circuito de control digital de esta forma habilita la retroalimentacion de la senal G-LINK para el UART cuando es necesaria, lo cual mantiene la funcionalidad para identificar el modo operativo de la unidad y permite que los puertos seriales del G-LINK esten configurados y sean utilizados durante los modos operativos convencionales.

Description

CIRCUITO DE CONTROL REFERENCIA CRUZADA CON SOLICITUDES RELACIONADAS Se reclama la prioridad de la solicitud provisional de Patente de Estados Unidos No. 60/371,983, presentada el 12 de abril de 2002.

CAMPO DE LA INVENCIÓN La presente invención se relaciona con circuitos de control en transcodificadores de televisión, y más en particular a un circuito de control de retroalimentación.

ANTECEDENTES DE LA INVENCIÓN Con el fin de alcanzar una transmisión de paquetes de alta velocidad, se debe emplear una velocidad en gigabits del juego de chips de transmisión/recepción. Un transceptor como estos es un dispositivo comercializado por Hewlett Packard Company con oficinas centrales en Palo Alto, California, EUA, que fabrica y comercializa un transmisor señalado como el transmisor HDMP-1002 y un receptor designado como el receptor HDMP-1024. El juego de chips de transmisor y receptor HDMP-1024 y HDMP-1022 se describe con detalle en el documento de datos técnicos preliminares de 40 páginas con fecha de agosto 1996, distribuido por Hewlett-Packard y disponible en su sitio de red de Internet. La hoja de datos muestra la forma en que se puede utilizar el transmisor HMDP-1022 y el receptor HMDP-1024 como un gigabit o un controlador G-LINK™, para proporcionar las operaciones de interfaz en serie G-LINK de recepción y transmisión. El G-LINK de la presente invención es un G-LINK II actualizado. En la Figura 1, se muestra una aplicación del controlador G- LINK , el cual se puede utilizar en un transcodificador. En la Figura, el circuito 10 G-LINK sirve como un circuito de interfaz en serie para acoplar el circuito 12 de transmisor-receptor asincrónico universal convencional (UART) con el puerto 14 en serie G-LINK para una pluralidad de propósitos, como el proporcionar al UART 12 con un trayecto de señal y controles para convertir de una comunicación dúplex completa a dúplex media desde y hacia el puerto 14 en serie G-LINK. Además, el circuito G-LINK 10 puede estar con base en las señales infrarrojas (IR) recibidas desde la fuente 20 pegadora IR a través de la línea 21 de datos para el puerto 14 en serie G-LINK para activar un pegador IR (no mostrado). Todos los componentes de la Figura 1 se pueden controlar por un sistema operativo (no mostrado) y el UART 12 se define como un puerto COM. Como tal, cuando el UART 12 recibe una señal, genera una señal de interrupción para ser procesada por el sistema operativo. En un modo de operación como en un modo de prueba de configuración, en donde se prueba la configuración del sistema, el circuito 10 G-LINK envía una señal de prueba desde el puerto 14 en serie del G-LINK al UART 12. Bajo este modo de operación, el UART 12 debe recibir la señal de prueba y generar interrupciones de conformidad con la misma. Sin embargo, en otro modo de operación, como en un modo de demostración, en donde el usuario tiene conocimientos sobre el uso y capacidades del sistema, el circuito 10 G-LINK transmite innecesariamente las señales que recibe desde el UART 12 de regreso al UART 12. Esta retroalimentación innecesaria provoca que el UART 12 genere interrupciones innecesarias originadas por el sistema operativo. El procesamiento de estar interrupciones innecesarias puede deteriorar el desempeño del transcodificador. De este modo, existe la necesidad de controlar la comunicación entre el circuito G-LINK y el UART 12.

BREVE DESCRIPCIÓN DE LA INVENCIÓN De conformidad con los principios de la invención, un circuito de control digital (DCC) habilita/inhabilita señales transmitidas desde un segundo circuito (tal como un circuito G-LINK) a un dispositivo de entrada/salida (como un UART receptor/transmisor asincrónico universal). Además de transmitir señales al dispositivo de entrada/salida, el segundo circuito también recibe señales transmitidas desde el dispositivo de entrada/salida. El DCC puede controlar las señales transmitidas desde el segundo circuito de conformidad con las señales transmitidas por el dispositivo de entrada/salida al segundo circuito. Por ejemplo, cuando el dispositivo de entrada/salida transmite señales al segundo circuito, el DCC inhibe las señales transmitidas desde el segundo circuito al dispositivo de entrada/salida. De esta forma, el dispositivo de entrada/salida no recibe ninguna señal desde el segundo dispositivo y de este modo no genera interrupciones en la unidad central de procesamiento (CPU). En una modalidad, el segundo circuito es un circuito G-LINK que tiene una línea bidireccional acoplada con el puerto G-LINK, y el dispositivo de entrada/salida es un UART. Cuando el puerto G-LINK tiene un corto circuito en un modo operativo en particular, el DCC evita las transmisiones de señales desde el circuito G-LINK al UART. En otro modo operativo, el DCC vigila el estado de la salida del UART y durante la transmisión UART, el DCC ajusta un estado alto en la línea de recepción del UART, el cual indica que no hay señales entrantes y evita que se generen interrupciones del UART no necesarias o no garantizadas originadas desde el circuito G-LINK. En otro modo de operación, el DCC permite el flujo libre de señales para ser transmitidas desde el circuito G-LINK al UART. El DCC habilita la retroalimentación de la señal G-LINK al UART cuando sea requerido.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Las enseñanzas de la presente invención se podrán entender fácilmente al considerar la siguiente descripción detallada junto con los dibujos acompañantes, en los cuales: La Figura 1 ilustra un arreglo de circuito de la técnica previa con el uso de un circuito G-LINK, un puerto en serie G-LINK, un UART, una fuente pegador IR en el transcodificador.

La Figura 2 ilustra un arreglo de circuito de conformidad con los principios de la invención para controlar las comunicaciones entre la línea de transmisión de circuito G-LINK y la línea de recepción UART. Las Figuras 3A y 3B ilustran el circuito de control digital ejemplificativo utilizado en el arreglo de circuito mostrado en la Figura 2 y los arreglos de instalación para diferentes modos de operación. La Figura 4 ¡lustra un diagrama de flujo que muestra los pasos para introducir el modo de demostración bajo el control de la CPU y el sistema operativo. La Figura 5 ilustra un diagrama de flujo de un método para controlar la transmisión desde un circuito de interfaz en serie a un circuito receptor-transmisor de conformidad con el modo de operación. Para facilitar el entendimiento, se han utilizado números de referencia idénticos, en donde fue posible para señalar elementos idénticos que son comunes en las Figuras.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La Figura 2 ilustra un arreglo ejemplificativo de un circuito de conformidad con la invención. Un circuito 10 G-LINK sirve como un circuito de interfaz en serie para acoplar un circuito 12 receptor-transmisor asincrónico universal convencional (UART), por ejemplo, una porción de un circuito integrado TL811 fabricado por TeraLogic Inc., con sus oficinas centrales en Mountain View California, EUA, para un puerto 14 en serie G-LINK para una pluralidad de propósitos, por ejemplo, proporcionar al UART 12 con un trayecto de señal y controles para convertirla de una comunicación dúplex completa a medio dúplex desde y hacia el puerto 14 en serie G-LINK, o para proporcionar un trayecto de señal directamente desde el UART 12 al puerto 14 en serie G-LINK para las comunicaciones dúplex completas, para otras mejoras en el diseño o para propósitos de depurado. Un circuito (DCC) 12 de control digital está dispuesto entre una línea de salida (GLNK_Rx 18) del circuito 10 G-LINK y una línea de recepción (entrada) (UA T_Rx 23) del UART 12 para controlar las señales transmitidas desde el circuito 10 G-LINK hacia el UART 12 de conformidad con la actividad presente en GLNK_Tx 16 (la línea de salida del UART 12 o la línea de entrada del circuito 10 G-LINK) y otros factores descritos más adelante. Además, el presente arreglo se utiliza para el puerto 14 en serie G-LINK para activar un pegador infrarrojo (IR) (no mostrado) en respuesta a una fuente 20 de pegador IR a través de la línea 21 de datos del pegador IR acoplado con el circuito 10 G-LINK como se muestra en la Figura 2. El pegador IR es un diodo emisor de luz infrarroja (LED), dispuesto fuera del transcodificador, para controlar un dispositivo externo (no mostrado) que se puede controlar en forma remota por las señales IR, por ejemplo, una VCR, un receptor de televisión, un reproductor DCD, etc. El uso de un pegador IR para tal propósito es conocido por las personas experimentadas en la técnica. La fuente 20 de pegador IR se activa por un dispositivo lógico programable complejo (CPLD) (no mostrado) y se describe con más detalle a continuación. El arreglo de circuito de la Figura 2 también se puede utilizar en una forma en donde los comandos de control de envío se pueden transmitir desde el UART 12 al puerto en serie G-LINK a través del circuito 14 G-LINK para controlar un módulo de envío externo para establecer una conexión con un proveedor de servicio de envío. El arreglo de circuito se ha utilizado en las televisiones de alta definición ATC311 provistas por Thomson Inc., Indianápolis, Indiana, EUA. La invención es particularmente apropiada para usarse en un transcodificador (no mostrado) para un receptor de televisión (no mostrado). Solamente se describirán las porciones del transcodificador y/o del receptor de televisión necesarias para la comprensión de la presente invención. Por ejemplo, el transcodificador tiene un sistema operativo, que en presente caso es Windows CE™, un producto de Microsoft Corp, con oficinas centrales en Redmond Washington, EUA, y una unidad central de procesamiento (CPU) (no mostrada), en donde ambas controlan al UART 12, el circuito 10 G-LINK y el DCC 22 descrito más adelante. Cuando el UART 12 recibe una señal, el UART 12 genera una señal de interrupción, la cual normalmente requiere que el sistema operativo salte al administrador de interrupción para procesar la interrupción. Otros dispositivos de entrada/salida o receptor/transmisor como un transmisor-receptor asincrónico/sincrónico universal (USART) se puede utilizar en el arreglo de circuito. El arreglo de circuito de la Figura 2 opera bajo varios modos de operación. En un modo de operación de prueba de configuración, el DCC 22 permite que todas las señales transmitidas desde el circuito 10 G-LINK sean entregadas al UART 12. En un modo de demostración, el DCC 22 inhabilita a cualesquiera de las señales transmitidas desde el circuito 10 G-LINK para el UART 12. El sistema operativo no debe colocar al transcodificador en el modo de demostración a menos que el sistema operativo detecte que el puerto 14 en serie G-LINK tiene un corto circuito, lo cual es una indicación del usuario de que desea que el transcodificador entre en el modo de demostración. Cuando el puerto 14 en serie G-LINK tiene un corto circuito, el circuito 10 G-LINK por lo general, regresa cualquier señal que recibe desde el UART 12. De este modo, para detectar si el puerto en serie G-LINK tiene un corto circuito, el sistema operativo debe colocar el transcodificador en el modo de prueba de configuración, enviar una señal de prueba al circuito 10 G-LINK a través del UART 12 y esperar a ver si la señal regresa desde el UART 12. Cuando la señal de prueba regresa, el sistema operativo determina que el puerto en serie G-LINK tiene un corto circuito y puede proceder a colocar el transcodificador en el modo de demostración. Al hacer un corto circuito en el puerto 14 en serie G-LINK se puede lograr al aterrizar la línea de señal de datos a tierra.

Cuando el puerto 14 en serie G-LINK no tiene corto circuito, el transcodificador normalmente opera bajo el modo por omisión, en donde un probador con el uso del equipo de prueba tiene la capacidad de enviar mensajes de depuración desde el UART 12 al puerto 14 en serie G-LINK. Bajo el modo de operación por omisión, el circuito 10 G-LINK envía señales de retorno que recibe desde el UART 12, lo cual no es necesario. Para eliminar o enmascarar las interrupciones generadas por estas señales de retorno, el DCC 22 vigila el estado de la línea de salida GLNK_Tx 16 del UART y durante la transmisión del UART 12, la línea de recepción UART_Rx 23 del UART se ajusta en un estado alto, lo que indica al UART 12 que no se han recibido señales y bloquea las señales que vienen desde el circuito 10 G-LINK. Cuando el puerto 14 en serie G-LINK no tiene corto circuito, el sistema operativo también puede colocar el transcodificador en un modo de pegador IR. Bajo este modo, el circuito 10 G-LINK por lo general, envía señales al UART 12. Estas señales no son necesarias. Como tal, el DCC 22 inhabilita cualquier señal transmitida desde el circuito 10 G-LINK a través del GLNK_Rx 18 al UART 12, otra vez eliminando las interrupciones innecesarias. El lógico del hardware DCC y los registros de control se muestran en la Figura 3A. La tabla de la Figura 3B muestra el comportamiento lógico para el DCC 22 para cada ajuste del registro de control y las entradas de datos correspondientes. En las Figuras 3A y 3B, la GLNK_Rx, GLNK_Tx, y el UART_Rx representan estados (señales) lógicos en GLNK_Rx 18, GLNK_Tx 16 y el U ART_Rx 23, respectivamente. La Figura 3A muestra que el DCC 22 comprende cinco dispositivos U1 al U5. El dispositivo U1 24 es un flip-flop temporizado en forma secuencial que funciona como un seguro, el dispositivo U2 26 y el dispositivo U3 28 comprenden compuertas lógicas de bajo nivel comunes, y el U4 30 y el U5 32 son multiplexores comunes de señal. El DCC 22 toma las siguientes entradas para generar UART_Rx: GLNK_Tx, GLNK_Rx, registro 4 bit 3, registro 6 bit 2, y registro 6 bit 4. Los registros 4 y 6 se incluyen en un dispositivo lógico programable complejo (CPLD) (no mostrado) y se ajustan por el sistema operativo. En la siguiente descripción, el valor lógico de 1 (alto) por lo general, significa que no se transmiten señales. Por ejemplo, cuando el GLNK_Tx tiene un valor lógico de 1, por lo general, significa que la línea GLNK_Tx 16 está inactiva, es decir, no transmite o recibe. Los multiplexores U4 30 y el U5 32 proporcionan al circuito 10 G-LINK con tres modos operativos de nivel del sistema. El modo más sencillo es el modo de demostración (número 5 de ajuste o modo 3 en la Figura 3B) en donde la salida del U5 32 está a un nivel lógico alto -UART_Rx tiene un valor lógico de 1, es decir, la línea UART_Rx 23 está inactiva, y de este modo, el UART 12 no recibe ninguna señal. Este modo se activa cuando el U5 32 tiene una señal de control desde el CPLD con un registro 6 bit 4 ajustado a un nivel 1 lógico como se muestra en la tabla de la Figura 3B.

Cuando el registro 6 bit 4 se ajustan a un nivel lógico bajo, el DCC 22 opera en uno de los otros dos modos, o en uno de los números 1-4 de ajuste. La salida del U5 32 depende directamente de la salida del U4 30 de conformidad con la Figura 3B. El multiplexor U4 es controlado por el nivel lógico del registro 6 bit 2 del CPLD. Cuando el nivel lógico del registro 6 bit 2 del CPLD es alto, el DCC 22 opera bajo el modo de prueba de configuración o modo 2. En este caso, la salida del U4 30 son solamente las señales que vienen desde el GLNK_Rx 18. Consultar Figura 3A. Como tal, las señales de salida en el UART_Rx 23 son las mismas que vienen desde el GLNK_Rx 18. De este modo, el DCC 22 habilita el flujo libre de señales transmitidas desde el circuito 10 G-LINK al UART 12. Esto es necesario debido a que las señales de prueba por lo general se transmiten a través del puerto 14 en serie G-LINK al UART 12 para ser procesadas por el sistema operativo. Cuando el registro 6 bit 2 del CPLD se ajusta a un nivel lógico bajo, el DCC 22 opera bajo el modo 1. La salida del U4 30 depende directamente de la salida del U3 28, que es una compuerta NAND que tiene tres entradas: el registro 14 bit 3 del CPLD, las señales que vienen desde la GLNK_Tx y las señales de salida desde el U2 26. El U2 26 es un inversor para invertir las señales que vienen desde la GLNK_Rx 18. Una señal desde la GLNK_Tx 16 se asegura en U1 24 cuando la señal desde la GLNK_Rx 18 se convierte de un valor lógico de 1 a 0. Este estado asegurado de la G-LINK_Tx 16 elimina las transiciones lógicas falsas en la salida del U3 28 que se pueden deber a diferencias de fase y tiempo en las señales de G-LINK_Rx 18 y de G-LINK_Tx 16. Bajo el modo 1, cuando el registro 14 bit 3 del CPLD se ajustan a un valor lógico de 1, el DCC 22 está en una condición operativa por omisión. El DCC en esta condición operativa por omisión revisa si el UART 12 está transmitiendo señales al circuito 10 G-LINK. Cuando el UART 12 no está transmitiendo, el DCC 22 habilita las señales transmitidas desde el circuito 10 G-LINK al UART 12. De otra forma, cuando el UART 12 está transmitiendo, el DCC 22 inhabilita las señales transmitidas desde el circuito 10 G-LINK. En las Figuras 3A y 3B, cuando las señales desde la GLNK_Tx 16 tienen un valor lógico de 1 (sin señales), la salida del U3 28 es la salida del U2 26 o las señales que vienen desde la GLNK_Rx 18. En efecto, las señales en el UART_RX 23 son las mismas que vienen en la GLNK_Rx 18. Por otra parte, cuando las señales de GLNK_Tx 16 tienen un valor lógico de 0 (el UART 12 está transmitiendo), la salida del U3 28 tiene un valor lógico de 1. En efecto, las señales en el UART_Rx 23 se mantienen a un valor lógico de 1, lo cual inhabilita la transmisión desde el circuito 10 G-LINK al UART 12. Bajo el modo 1, cuando el registro 14 bit 3 del CPLD se ajusta a un valor lógico de 0, el pegador IR se activa, es decir, el circuito 10 G-LINK recibe señales IR desde la fuente 20 del pegador IR y transmite las señales IR a un pegador IR externo a través del puerto 14 en serie del G-LINK. Bajo esta circunstancia, la salida del U3 28 tiene un valor lógico de 1, que provoca que las señales en el UART_Rx 23 tengan un valor lógico de 1, también, lo cual inhabilita la transmisión desde el circuito 10 G-LINK al UART 12. Se debe entender que las señales de nivel específico desde el CPLD y que los niveles de señal establecidos en la Figuras 3B que son específicos para el sistema operativo utilizado y su circuitería asociada, son ejemplificativos y se presentan para facilitar la comprensión de la operación por las personas experimentadas en la técnica. El CPLD y sus registros respectivos no forman parte de la presente invención. Cuando se inserta una clavija de corto dentro del puerto 14 en serie G-LINK, este corto circuito de la salida es detectado y el sistema se coloca en el modo de demostración, en donde el usuario es instruido sobre el uso y las capacidades del sistema.; Por supuesto, se debe entender que se pueden utilizar los equivalentes de una clavija de corto, por ejemplo, un conmutador de panel delantero. Este modo típicamente se utiliza en una tienda al menudeo para activar un modo de demostración, y se conforma con el ajuste 5 de la Figura 3B. La operación del modo e demostración no forma parte de la presente invención. La Figura 4 muestra un diagrama de flujo que introduce el modo de demostración de operación bajo el control de la CPU y el sistema operativo. Cuando el usuario hace cortos circuitos en el puerto 14 en serie G-LINK, el usuario le da instrucciones al transcodificador para entrar en el modo de demostración. En el 402, el UART está configurado como un puerto COM, una opción provista por el sistema operativo. En la modalidad ejemplificativa, los registros CPLD (no mostrados) se ajustan en 404, en donde ambos bits 2 y 4, del registro 6 CPLD se ajusta en cero, es decir, el transcodificador está en cualquiera del modo por omisión o en el modo de pegador IR. El proceso continúa a través del enlace 406 al nodo 408 para una determinación de si el pegador IR está activo. En esta modalidad y como se muestra en la Figura 3B, cuando el registro 14 bit 3 es cero, entonces el modo pegador IR está activo. Cuando el modo pegador IR está activo, existe un regreso al enlace 406. Cuando "no", en el 410 se determina de si el sistema operativo desea probar si el puerto 14 en serie G-LINK tiene corto circuito (mostrado como "¿Probar para DEMO PIN?) para proporcionar la demostración, como se describe antes. Cuando "no", existe un regreso al enlace 406. Cuando "si" los registros CPLD se reajustan en el 412, ajusfando el bit 2 del registro 6 CPLD en lógico 1 y el bit 4 en lógico 0. Este ajuste coloca el arreglo de circuito en la Figura 3A en el modo de prueba de configuración. En el 414, el sistema operativo determina si la línea de entrada del UART 12, el UART_Rx 23 se encuentran el lógico cero, lo que indica que las señales entran en el UART 12. Como se describe antes, el puerto 14 en serie tiene un corto circuito, el circuito 10 G-LINK envía de regreso cualquier señal que recibe desde el UART 12. De este modo, cuando el sistema operativo recibe una señal previamente enviada, el sistema operativo determina que el puerto 14 en serie G-LINK está en corto circuito. Cuando el bloque 414 de decisión regresa un "si", el CPLD otra vez se reajusta en 416 para colocar el arreglo de circuito en la Figura 3A en el modo de demostración. Como se muestra en la Figura 3B, para ajustar el arreglo de circuito en el modo de demostración, el bit 2 del registro 2 se ajusta en 0 lógico y el bit 4 se ajusta en 1 lógico. El proceso entonces regresa al enlace 406. Cuando "no", el proceso regresa al 404, lo que ajusta el arreglo de circuito de regreso al modo por omisión o al modo activo del pegador IR. La Figura 5 ¡íustra un método para controlar la transmisión desde un circuito de interfaz en serie como el circuito 10 G-LINK en la Figura 2 a un circuito receptor-transmisor como el UART 12 en la Figura 2, en un sistema de conformidad con el modo de operación. En el 510, se detecta el modo de operación del sistema. El modo se determina en el 520. Cuando el modo es un primer modo como el modo de prueba de configuración mostrado en la Figura 3B, se permite que el circuito de interfaz en serie transmita señales al circuito receptor-transmisor en el 530. Cuando el modo está en un segundo modo, como el modo por omisión mostrado en la Figura 3B, se determina si el circuito receptor-transmisor está transmitiendo señales al circuito de interfaz en serie en el 540. Cuando el circuito receptor-transmisor está transmitiendo, se prohibe que el circuito de interfaz en serie transmite señales al receptor-transmisor en el 550. De otra forma, cuando el receptor-transmisor no está transmitiendo, se permite que el circuito de interfaz en serie transmita señales al circuito receptor-transmisor. Como se muestra en ia Figura 3A, el circuito de interfaz en serie también puede incluir una línea bidireccional para realizar una interfaz con el puerto en serie (como el puerto 14 en serie G-LINK). Los ejemplos aquí presentados se proporcionan para permitir a las personas experimentadas en la técnica entiendan más claramente y practiquen la presente invención. Los ejemplos no deben considerarse como limitantes del alcance de la invención, sino solamente como ilustrativos y representativos del uso de la invención. Muchas modificaciones y modalidades alternativas de la invención serán evidentes para las personas experimentadas en la técnica en vista de la descripción anterior. De conformidad con esto, esta descripción se debe considerar solamente como ilustrativa y tiene el propósito de enseñar a las personas experimentadas en la técnica el mejor modo para llevar a cabo la invención y no tiene la intención de ilustrar todas las formas posibles de la misma. También, se debe entender que las palabras son palabras descriptivas, mejor que limitantes, y los detalles en la estructura pueden variar esencialmente sin apartarse del espíritu de la invención y queda reservado el uso exclusivo de todas las modificaciones que caigan dentro del alcance de las reivindicaciones anexas.

Claims

REIVINDICACIONES

1. Un arreglo de circuito caracterizado porque comprende: un primer circuito que tiene una línea de salida y una línea de entrada; un segundo circuito que tiene una línea de entrada para recibir señales desde la línea de salida del primer circuito, una línea de salida para transmitir señales a la línea de entrada del primer circuito; y un circuito de control para controlar las señales transmitidas desde la línea de salida del segundo circuito a la línea de entrada del primer circuito.

2. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque el circuito de control controla las señales transmitidas desde la línea de salida del segundo circuito a la línea de entrada del primer circuito de conformidad con las señales transmitidas en la línea de salida del primer circuito.

3. El arreglo de circuito de conformidad con la reivindicación 2, caracterizado porque el circuito de control inhibe las señales transmitidas desde la línea de salida del segundo circuito a la línea de entrada del primer circuito, cuando el primer circuito está transmitiendo señales en la línea de salida del primer circuito.

4. El arreglo de circuito de conformidad con la reivindicación 2, caracterizado porque el circuito de control mantiene la línea de entrada del primer circuito en un estado alto cuando el primer circuito transmite señales en la línea de salida.

5. El arreglo de circuito de conformidad con la reivindicación 2, caracterizado porque el primer circuito es uno seleccionado de un Receptor/transmisor Asincrónico Universal (UART) y un Receptor/transmisor Sincrónico/asincrónico universal (USART).

6. El arreglo de circuito de conformidad con la reivindicación 5, caracterizado porque el segundo circuito es un circuito G-LINK.

7. El arreglo de circuito de conformidad con la reivindicación 2, caracterizado porque el segundo circuito también comprende una línea bi-direccional.

8. El arreglo de circuito de conformidad con la reivindicación 7, caracterizado porque un corto circuito en la línea bidireccional inicia el modo de demostración.

9. El arreglo de circuito de conformidad con la reivindicación 8, caracterizado porque el corto circuito es un corto circuito a tierra.

10. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque el primer circuito genera una señal de interrupción cuando el primer circuito recibe las señales transmitidas desde el segundo circuito.

11. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque las señales transmitidas desde el primer circuito en la línea de salida controlan un módulo externo de envío a través del segundo circuito para conectarse con un servicio de envío.

12. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque el segundo circuito también comprende una segunda línea de entrada para recibir señales IR transmitidas desde unas fuentes pegador IR, el segundo circuito transmite en la línea de salida las señales IR para controlar en forma remota un dispositivo externo.

13. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque el segundo circuito proporciona retroalimentación entre la línea de salida del primer circuito y la línea de entrada del primer circuito.

14. El arreglo de circuito de conformidad con la reivindicación 1, caracterizado porque el circuito de control controla las señales transmitidas desde la línea de salida del segundo circuito a la línea de entrada del primer circuito de conformidad con un modo de operación.

15. Un método para controlar la comunicación desde un circuito de interfaz en serie a un circuito receptor-transmisor en un sistema bajo el control de una CPU y un sistema operativo, el método está caracterizado porque comprende los pasos de: detectar un modo de operación del sistema; cuando el modo está en un primer modo, permitir al circuito de interfaz en serie transmitir señales al circuito receptor-transmisor; y cuando el modo está en un segundo modo, detectar si el circuito receptor-transmisor está transmitiendo señales al circuito en serie, cuando el receptor-transmisor está transmitiendo, prohibir al circuito de interfaz en serie transmitir señales al receptor-transmisor.

16. El arreglo de circuito de conformidad con la reivindicación 15, caracterizado porque el circuito receptor-transmisor se selecciona de uno de Receptor/transmisor asincrónico universal (UART) y un receptor/transmisor sincrónico/asincrónico (USART).

17. El arreglo de circuito de conformidad con la reivindicación 15, caracterizado porque el circuito de interfaz en serie es un circuito G-LINK.

18. El arreglo de circuito de conformidad con la reivindicación 15, caracterizado porque el circuito de interfaz en serie también comprende una línea bidireccional.

19. El arreglo de circuito de conformidad con la reivindicación 18, caracterizado porque el corto circuito en la línea bidireccional inicia un modo de demostración.

20. El arreglo de circuito de conformidad con la reivindicación 19, caracterizado porque el corto circuito es un corto circuito a tierra.