KR200311237Y1 - 다중 시리얼 통신 장치 - Google Patents

다중 시리얼 통신 장치 Download PDF

Info

Publication number
KR200311237Y1
KR200311237Y1 KR20-2003-0001034U KR20030001034U KR200311237Y1 KR 200311237 Y1 KR200311237 Y1 KR 200311237Y1 KR 20030001034 U KR20030001034 U KR 20030001034U KR 200311237 Y1 KR200311237 Y1 KR 200311237Y1
Authority
KR
South Korea
Prior art keywords
cpu
serial
control signal
port
serial line
Prior art date
Application number
KR20-2003-0001034U
Other languages
English (en)
Inventor
나태준
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR20-2003-0001034U priority Critical patent/KR200311237Y1/ko
Application granted granted Critical
Publication of KR200311237Y1 publication Critical patent/KR200311237Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path

Abstract

본 고안에 따른 다중 시리얼 통신 장치는 서로 다른 전압 레벨에 따라 동작하는 복수개의 디바이스들(102, 104, 106, 108)과, 하나의 시리얼 라인을 갖으며, 시리얼 라인의 CS 포트(D)를 통해 서로 다른 전압 레벨을 갖는 제어 신호를 송출하고, 제어 신호에 응답하는 디바이스와 통신을 수행하는 CPU(100)를 포함한다.
이와 같이, 본 고안은 CPU에 내장된 하나의 시리얼 라인의 CS 포트를 통해 각기 다른 전압 레벨을 갖는 제어 신호를 송출하고, 송출된 제어 신호에 응답한 디바이스와 통신을 수행함으로써, CPU에 설치될 시리얼 라인을 최소화시켜 제품의 소형화를 이룰 수 있다.

Description

다중 시리얼 통신 장치{MULTIPLE SERIAL COMMUNICATING APPARATUS}
본 고안은 다중 입출력 장치에 관한 것으로, 특히 CPU에 내장된 하나의 시리얼 포트를 이용하여 복수개의 디바이스와 통신을 수행할 수 있는 다중 시리얼 통신 장치에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 시리얼 통신 장치에 대해서 설명한다.
도 1은 종래 기술에 의한 일반적의 시리얼 통신 장치를 도시한 블록도로써, 그 구성은 CPU(10),비디오 IC(12), 오디오 IC(14), 서브 마이컴(16), 모니터(18)를포함한다.
하나의 CPU(10)는 복수개의 디바이스와 통신을 위하여 다수개의 시리얼 라인을 가지고 있으며, 다수개의 시리얼 라인을 통해 각 디바이스들과 연결되어 통신을 수행한다.
다시 말해서, CPU(10)는 시리얼 라인①을 이용하여 비디오 IC(12)와 연결되어 통신을 수행하고, 시리얼 라인②를 이용하여 오디오 IC(14)와 연결되어 통신을 수행하고, 시리얼 라인③을 이용하여 서브 마이컴(16)과 통신을 수행하고, 시리얼 라인④를 이용하여 모니터(18)와 통신을 수행한다.
각각의 시리얼 라인에는 임의의 디바이스와 통신을 수행하기 전에 제어 신호가 송신되는 CS(Control Signal) 포트와, 동기 신호가 송수신되는 동기 포트와, 데이터가 송수신되는 데이터 입출력 포트와 같이 4개의 통신 포트가 필요하다.
즉, CPU(10)는 4개의 디바이스들과 통신을 수행하기 위해서 16개 통신포트가 필요하다. 이로 인하여 CPU의 크기는 커지게 되어 제품의 소형화에 큰 걸림돌이 된다.
또한, 일반적인 CPU 크기를 고려해보면, 하나의 CPU에 16개 통신포트를 설치하는 것은 현실적으로 불가능하다.
본 고안의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, CPU에 내장된 하나의 시리얼 라인의 CS 포트를 통해 각기 다른 전압 레벨을 갖는 제어 신호를 송출하고, 송출된 제어 신호에 응답한 디바이스와 통신을 수행함으로써, CPU에 설치될 시리얼 라인을 최소화시켜 제품의 소형화를 이룰 수 있는 다중 시리얼 통신 장치를 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 고안은, 서로 다른 전압 레벨에 따라 동작하는 복수개의 디바이스들(102, 104, 106, 108)과, 하나의 시리얼 라인을 갖으며, 상기 시리얼 라인의 CS 포트(D)를 통해 서로 다른 전압 레벨을 갖는 제어 신호를 송출하고, 상기 제어 신호에 응답하는 디바이스와 통신을 수행하는 CPU(100)를 포함한다.
도 1은 종래 기술에 의한 일반적의 시리얼 통신 장치를 도시한 블록도이고,
도 2는 본 고안의 바람직한 실시 예에 따른 다중 시리얼 장치를 도시한 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : CPU 102 : 비디오 IC
104 : 오디오 IC 106 : 모니터
108 : 서브 마이컴
본 고안의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 고안의 목적, 특징 및 이점들을 잘 이해할 수 있을 것이다.
도 2는 본 고안의 바람직한 실시 예에 따른 다중 시리얼 장치를 도시한 블록도이다.
이에 도시된 바와 같이, 다중 시리얼 통신 장치는 CPU(100), 비디오 IC(102), 오디오 IC(104), 모니터(106) 및 서브 마이컴(108)으로 구성된다.
CPU(100)는 하나의 시리얼 라인을 가지며, 하나의 시리얼 라인을 이용하여 복수개의 디바이스들과 통신을 수행한다. CPU(100)에 내장된 하나의 시리얼 라인은 각 디바이스들에 데이터를 송신하는 송신 포트(B)와, 각 디바이스들로부터 데이터를 수신하는 수신 포트(A)와, 각 디바이스들에 송수신되는 데이터들의 동기화를위한 동기 신호를 송수신하는 동기 포트(C)와, 통신하고자 하는 디바이스에 대응되는 전압 레벨을 갖는 제어 신호를 송출하는 CS 포트(D)를 갖는다.
CPU(100)에는 각각의 디바이스들이 갖는 전압 레벨에 대응되는 제어신호들이 설정되어 있으며, 이러한 제어 신호들 중에서 통신하고자 하는 디바이스에 대응되는 제어 신호를 CS 포트(D)를 이용하여 송출한다. 이렇게 송출된 제어 신호는 각각의 디바이스에 입력되며, 각 디바이스들은 자신의 제어 신호에만 응답하고 자신의 제어 신호가 아닌 경우에 CPU(100)에서 송신된 제어 신호를 폐기한다.
비디오 IC(102), 오디오 IC(104), 모니터(106) 및 서브 마이컴(108)은 각기 다른 전압 레벨을 갖는 제어신호에만 응답한다. 예를 들어, 비디오 IC(102)에는 0∼1V의 전압 레벨을 갖는 제어 신호에만 응답하고, 오디오 IC(104)는 1.5V∼2V의 전압 레벨을 갖는 제어 신호에만 응답하고, 모니터(106)는 2.5V∼3V의 전압 레벨을 갖는 제어 신호에만 응답하고, 서브 마이컴(108)은 3.5V∼4V의 전압 레벨을 갖는 제어 신호에만 응답한다.
상기와 같은 구성을 갖는 다중 시리얼 통신 장치의 동작 과정을 설명하면 아래와 같다.
먼저, CPU(100)은 비디오 IC(102)와 통신을 하기 위하여 0∼1V의 전압 레벨을 갖는 제어 신호를 CS 포트(D)를 통해 송출하며, 모든 디바이스(비디오 IC, 오디오 IC, 모니터, 서브 마이컴 등)들이 CPU(100)에서 송출된 제어 신호를 수신한다. 제어 신호를 수신한 각 디바이스들 중에서 비디오 IC(102)만이 응답을 하고, 나머지 디바이스들은 CPU(100)에서 송출된 제어 신호를 무시한다. 이에 따라 비디오IC(102)는 입출력 포트(A, B) 및 동기 포트(C)를 이용하여 CPU(100)와 데이터를 송수신하게 된다.
이상 설명한 바와 같이, 본 고안은 CPU에 내장된 하나의 시리얼 라인의 CS 포트를 통해 각기 다른 전압 레벨을 갖는 제어 신호를 송출하고, 송출된 제어 신호에 응답한 디바이스와 통신을 수행함으로써, CPU에 설치될 시리얼 라인을 최소화시켜 제품의 소형화를 이룰 수 있다.

Claims (1)

  1. 서로 다른 전압 레벨에 따라 동작하는 복수개의 디바이스들(102, 104, 106, 108)과,
    하나의 시리얼 라인을 갖으며, 상기 시리얼 라인의 CS 포트(D)를 통해 서로 다른 전압 레벨을 갖는 제어 신호를 송출하고, 상기 제어 신호에 응답하는 디바이스와 통신을 수행하는 CPU(100)를 포함하는 다중 시리얼 통신 장치.
KR20-2003-0001034U 2003-01-14 2003-01-14 다중 시리얼 통신 장치 KR200311237Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2003-0001034U KR200311237Y1 (ko) 2003-01-14 2003-01-14 다중 시리얼 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2003-0001034U KR200311237Y1 (ko) 2003-01-14 2003-01-14 다중 시리얼 통신 장치

Publications (1)

Publication Number Publication Date
KR200311237Y1 true KR200311237Y1 (ko) 2003-04-23

Family

ID=49405312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0001034U KR200311237Y1 (ko) 2003-01-14 2003-01-14 다중 시리얼 통신 장치

Country Status (1)

Country Link
KR (1) KR200311237Y1 (ko)

Similar Documents

Publication Publication Date Title
US7565470B2 (en) Serial bus device with address assignment by master device
US6308239B1 (en) Interface switching apparatus and switching control method
US6516205B1 (en) Portable terminal with bus manager switching function
WO1999060735A1 (en) Serial data expansion unit
US10248599B2 (en) USB connections
US6961798B2 (en) KVM extension configuration including a USB-to-non-USB adapter to support transmission of USB signals from a host to KVM devices located outside of USB operating ranges
US10579569B2 (en) Universal serial bus type-C interface circuit and pin bypass method thereof
KR100770856B1 (ko) 휴대단말기에서 단일포트를 통해 멀티기능을 수행하는 장치및 방법
WO1999013699A3 (de) Verfahren zur digitalen kommunikation sowie digital kommunizierendes system
KR19980015281A (ko) 컴퓨터 시스템의 원격제어장치 및 원격 제어방법
US6487620B1 (en) Combined low speed and high speed data bus
US6750868B2 (en) Universal accelerated graphic port system and method for operating the same
KR200311237Y1 (ko) 다중 시리얼 통신 장치
CN210129206U (zh) 交互智能平板
CN111884987B (zh) 电子设备和用于电子设备的方法
US20030014575A1 (en) Single-unit multiple-transmission device
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
US20030014574A1 (en) Multiple-channel wireless input unit
JP2600495Y2 (ja) Pos端末装置用の入出力信号切替回路
KR100413960B1 (ko) 전원 장치를 구비한 네트워크 카드
US20020107943A1 (en) Reset control in modular network computers
KR20050107174A (ko) Pci 시스템에서 에이전트간 통신 방법 및 통신 장치
KR20030067159A (ko) 개별 프로토콜 칩셋의 커넥터 연결을 위한 데이터 입출력스위칭 장치 및 방법
KR900004030B1 (ko) 다중 액세스 네트워크 장치
KR20010098279A (ko) 네트워크 인터페이스 장치

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee