MXPA00005773A - Receptor con convertidor de analogico a digital sigma-delta. - Google Patents

Abstract

Un receptor que comprende un convertidor de analogico a digital sigma-delta (?? ADC) puede ser utilizado en una de cuatro configuraciones, como un receptor de paso de banda de submuestreo, un receptor de banda base de submuestreo, un receptor de paso de banda de muestreo de Nyquist, o un receptor de banda base de muestreo de Nyquist. Para los receptores ?? de submuestreo, la frecuencia de muestreo es dos veces menor que la frecuencia central de la senal de entrada en el ?? ADC. Para los receptores ?? de muestreo de Nyquist, la frecuencia de muestreo es al menos dos veces la frecuencia mayor de la senal de entrada del ?? ADC. Para los receptores ?? de banda base, la frecuencia central. de la senal de salida del ?? ADC es aproximadamente cero o CD. Para los receptores ?? de paso de banda, la frecuencia central de la senal de salida del ?? ADC es mayor de cero. La frecuencia de muestreo puede ser seleccionada en base al ancho de banda de la senal de entrada para simplificar el diseno de los circuitos digitales utilizados para procesar las muestras de salida del ?? ADC. Ademas, la senal centrada de la senal de entrada puede ser seleccionada en base a la frecuencia de muestreo y al ancho de banda de la senal de entrada. El ?? ADC dentro del receptor proporciona muchos beneficios.

Description

RECEPTOR CON CONVERTIDOR DE ANALÓGICO A DIGITAL SIGMA- DELTA ANTECEDENTES DE LA INVENCIÓN 1. Campo de la Invención La presente invención se relaciona con comunicaciones. De manera más particular, la presente invención se relaciona con un receptor novedoso y mejorado que comprende un convertidor de analógico a digital sigma-delta.

I . Descripción de la Técnica Relacionada En muchos sistemas de comunicación modernos, la transmisión digital es utilizada debido a la eficiencia mejorada y la capacidad para detectar y corregir errores de transmisión. Los formatos de transmisión digital ejemplares incluyen la transferencia en fase binaria (BPSK) , transferencia en fase cuaternaria (QPSK) , transferencia en fase cuaternaria desviada (OQPSK) , transferencia en fase m-aria (m-PSK) , y modulación de amplitud por cuadratura (QA ) . Los sistemas de comunicación ejemplares que utilizan la transmisión digital incluyen los sistemas de comunicación de acceso múltiple por división de código (CDMA) y los sistemas de televisión de alta definición (HDTV) . El uso de las técnicas CDMA en un sistema de comunicación de acceso múltiple se describe en la Patente Estadounidense No. 4,901,307, titulada "SISTEMA DE COMUNICACIÓN DE ACCESO MÚLTIPLE DE ESPECTRO EXTENDIDO QUE UTILIZA REPETIDORAS DE SATÉLITE O TERRESTRES", y la Patente Estadounidense No. 5,103,459, titulada "SISTEMA Y MÉTODO PARA GENERAR FORMAS DE ONDA EN UN SISTEMA DE TELEFONÍA CELULAR CDMA", ambas otorgadas al beneficiario de la presente invención e incorporadas aqui como referencia. Un sistema de HDTV ejemplar se describe en la Patente Estadounidense No. 5,452,104, la Patente Estadounidense No. 5,107,345, y la Patente Estadounidense No. 5,021,891, las tres tituladas "MÉTODO Y SISTEMA DE COMPRESIÓN DE IMÁGENES POR TAMAÑO DE BLOQUE ADAPTABLE", y la Patente Estadounidense No. 5,576,767, titulada "SISTEMA DE CODIFICACIÓN Y DECODIFICACION DE VIDEO INTERCUADRO", las cuatro patentes se otorgaron al beneficiario de la presente invención y se incorporan aqui como referencia. En el sistema CDMA, una estación base se comunica con una o más estaciones remotas. La estación base tipicamente se localiza en un lugar fijo. Por lo tanto, el consumo de energía es la consideración menos importante en el diseño de la estación base. Las estaciones remotas son típicamente unidades consumidoras las cuales existen en alta cantidad. Por lo tanto, el costo y contabilidad son consideraciones de diseño importantes debido al número de unidades producidas. Además, en algunas aplicaciones tales como un sistema de comunicación móvil CDMA, el consumo de energía es critico debido a la naturaleza portátil de la estación remota. Los intercambios entre desempeño, costos y consumo de energía se hacen usualmente en el diseño de las * estaciones remotas. En la transmisión digital, los datos digitalizados se utilizan para modular un sinusoide portador utilizando uno de los formatos listados anteriormente. La forma de onda modulada es procesada adicionalmente (por ejemplo filtrada, amplificada y convertida ascendentemente) y transmitida a la estación remota. En la estación remota, la señal de FR transmitida es recibida y desmodulada por un receptor. Un diagrama de bloque superheterodino ejemplar 2100 de la técnica anterior que se utiliza para la desmodulación por cuadratura de las señales QSPK, OQPSK y QAM se ilustra en la FIGURA 1. El receptor 210 puede ser utilizado en la estación base o en la estación remota. Dentro del receptor 2100, la señal de FR transmitida es recibida por la antena 2112, encaminada a través del duplexor 2114, y proporcionada al extremo frontal 2102. Dentro del extremo frontal 2102, el amplificador (AMP) 2116 amplifica la señal y proporciona la señal al filtro de paso de banda 2118 el cual filtra la señal para remover señales indeseables. Como se utiliza en esta especificación, las señales indeseables comprenden el ruido, señales espúreas, imágenes indeseables, interferencia y perturbaciones. La señal de FR filtrada es proporcionada al mezclador 2120 el cual convierte descendentemente la señal a una frecuencia intermedia fija (Fl) con el sinusoide del oscilador local (LOl) 2112. La señal de Fl del mezclador 2120 es filtrado por el filtro de paso de banda 2124 y amplificada por el amplificador de control de ganancia automática (AGC) 2126 para producir la amplitud de la señal requerida en el entrada de los convertidores de analógico a digital (ADC) 2140. La señal controlada por ganancia es proporcionada al desmodulador 2104. Dentro del desmodulador 2104, dos mezcladores 2128a y 2128b convierten descendentemente la señal en las señales de banda base I y Q con el sinusoide proporcionado por el oscilador local (L02) 2134 y el desviador de fase 2136, respectivamente. Las señales de banda base I y Q son proporcionadas a filtros de paso bajo 2130a y 2130b, respectivamente, los cuales proporcionan filtración pareja, rechazo en el canal adyacente y/o filtración antialias de las señales de banda base. Las señales filtradas son proporcionadas a los ADC 2140a y 2140b los cuales muestren las señales para producir las muestras de banda base digitalizadas. Las muestras son proporcionadas al procesador de banda base 2150 para su procesamiento adicional (por ejemplo detección de errores, corrección de errores y descompresión) para producir estimados reconstruidos de los datos transmitidos. La primera conversión descendente de la frecuencia con el mezclador 2120 permite que el receptor 2100 convierta descendentemente señales a varias frecuencias de FR a una frecuencia Fl fija donde puede efectuarse un procesamiento además de una señal. La frecuencia Fl fija permite que el filtro de paso de banda 2124 sea implementado como un filtro de paso de banda fijo, tal como un filtro de onda acústica superficial (SAW) , para remover señales indeseables de la señal de Fl . La remoción de señales indeseables es importante puesto que esas señales pueden doblarse en la banda de la señal (por ejemplo la banda donde la señal de entrada está presente) en la segunda etapa de conversión descendente de la frecuencia. Además, las señales indeseables pueden incrementar significativamente la amplitud de la señal en varios componentes activos, tales como los amplificadores y mezcladores, lo cual puede causar un mayor nivel de productos de intermodulación de la falta de linealidad en los componentes activos. Las señales indeseables y los productos de intermodulación pueden causar la degradación del desempeño del sistema de comunicación. El desmodulador de cuadratura de la técnica anterior tiene varias desventajas principales. Primera, la filtración requerida por el filtro de paso de banda 2124 y/o los filtros de paso bajo 2130 pueden ser complejos. Esos filtros pueden requerir una banda de paso plana, alta atenuación en la banda de alto, y caida aguda en la banda de transición. Esos filtros se implementan con circuitos analógicos. La tolerancia del componente de los circuitos analógicos es difícil de mantener y puede causar distorsión en la respuesta de la frecuencia de esos filtros. El desempeño del receptor 2100 puede degradarse como resultado de la distorsión. Segunda, el balance de cuadratura es difícil de mantener sobre muchas unidades de producción debido a la tolerancia del componente en el divisor de fase 2136, los mezcladores 2128, el filtro de paso bajo 2130 y los ADC 2140. Cualquier desajuste en las dos trayectorias de la señal da como resultado un desequilibrio de la cuadratura y degradación del desempeño del receptor 2100. El desajuste de la trayectoria da como resultado diafonía de la señal I sobre la señal Q y viceversa. La señal de diafonía se comporta como ruido aditivo en la señal deseada y da como resultado una pobre detección de la señal deseada. Tercera, la arquitectura del receptor de la técnica anterior tiene desviación de CD (Corriente Directa) debido a que los filtros analógicos están en la banda base. Y cuarta, los ADC 2140 pueden causar degradación en el desempeño del receptor 2100 por varias razones descritas más adelante. En la mayoría de los desmoduladores, se requieren uno o más ADC para convertir una forma de onda analógica en tiempo continuo en muestras discretas a intervalos de tiempo uniformemente separados. Algunos parámetros de desempeño o funcionamiento importantes de un ADC incluyen el alcance dinámico, linealidad, y desviación de CD. Cada uno de esos parámetros pueden afectar el desempeño del sist ma de comunicación. El alcance dinámico puede afectar el desempeño de la tasa de errores de bits (BER) del receptor debido a que el ruido del ADC degrada la capacidad del ADC para detectar apropiadamente la señal de entrada. La linealidad se relaciona con la diferencia entre una curva de transferencia real (por ejemplo salida digital contra entrada analógica) y la curva de transferencia ideal. La buena linealidad es más difícil de obtener cuando el número de bits del ADC se incrementa. La pobre linealidad puede degradar el proceso de detección/corrección de errores. Y la desviación de CD puede degradar el funcionamiento del circuito inmovilizado por fase en el receptor y el del decodificador corrector de errores, tal como el decodificador de Viterbi. En la técnica anterior, se utilizan ADC instantáneos o ADC de aproximación sucesiva para muestrear las señales de banda base. Dentro del ADC instantáneo, las señal de entrada es dividida por una escala resistiva para producir señales de comparación L-1 donde L=2m y m es el número de bits en el ADC. Las señales de comparación con comparadas contra voltajes de referencia L-1, los cuales son generados por una segunda escala resistiva, por comparadores L-1. Los ADC instantáneos son voluminosos y consumen alta energía ' debido a que se requieren comparadores L-1 y resistencias 2L. Los ADC instantáneos pueden tener características de pobre linealidad y pobre desviación de CD si las resistencias en la escala resistiva no son iguales. Sin embargo, los ADC instantáneos son populares debido a su alta velocidad de operación. Los ADC de aproximación sucesiva también son populares en los sistemas de comunicación. Esos ADC reducen al mínimo la complejidad efectuando aproximaciones de la señal de entrada sobre dos o más etapas. Sin embargo, esos ADC también exhiben características de pobre linealidad y pobre desviación de CD similares a aquéllas de los ADC instantáneos. De este modo, los ADC instantáneos y los ADC de aproximación sucesiva no son candidatos ideales para utilizarse en muchas aplicaciones de comunicación. Los convertidores de analógico a digital sigma (S? ADC) tiene mejor desempeño que los ADC instantáneos y de aproximación sucesiva debido a la arquitectura inherente del S? ADC. El S? ADC efectúa la conversión de analógico a digital de la señal de entrada haciendo aproximaciones de un bit sucesivas de la señal de entrada a una frecuencia de muestreo la cual es muchas veces mayor que el ancho de banda de la señal de entrada. Las muestras de salida comprenden la señal de entrada y el . ruido de cuantización . Sin embargo, el S? ADC puede ser diseñado de modo que el ruido de cuantización en la banda de la señal (por ejemplo la banda donde la señal está presente) sea empujado hacia la frecuencia fuera de banda (o ruido formado) donde la filtración se efectúa de manera más fácil. El ruido de cuantización fuera de banda normalmente no es una preocupación adicional debido a que los dispositivos de comunicación típicamente se proporciona la filtración para remover las señales indeseables, tales como perturbaciones. El S? ADC puede proporcionar un alcance dinámico alto, buena linealidad, y desviación de CD baja debido a la estructura inherente del S? ADC. Por ejemplo, el alcance dinámico alto puede ser obtenido seleccionando una relación de sobremuestreo (OSR) suficiente y las características del filtro de formación de ruido apropiadas. Para muestrear el paso de banda, la relación de sobremuestreo se define como la frecuencia de muestreo dividida por el ancho de banda de los dos lados de la entrada. Adicionalmente, puede obtenerse buena linealidad debido al cuantizador de 1 bit simple dentro del S? ADC. Para el S? ADC de muestreo de paso de banda, la desviación de CD está aún presente pero se localiza lejos de la señal deseada. Debido a que se requiere una relación de sobremuestreo alta para un alto desempeño, los S? ADC han sido tradicionalmente limitados a aplicaciones donde la señal de entrada es una señal de ancho de banda bajo, tal como la aplicación de audio. Sin embargo, con el advenimiento de los circuitos analógicos de alta velocidad, los S? ADC pueden ser implementados para operar a alta velocidad. Los diseños e implementaciones de S? ADC de paso de banda y banda base de alta velocidad se describen en detalle en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874 titulada "CONVERTIDOR DE ANALÓGICO A DIGITAL SIGMA-DELTA DE PASO DE BANDA", presentada en Septiembre 12, 1997, otorgada al beneficiario de la presente invención e incorporada aquí como referencia.

BREVE DESCRIPCIÓN DE LA INVENCIÓN La presente invención es un receptor novedoso y mejorado el cual comprende un convertidor de analógico a digital sigma-delta (S? ADC) . La presente invención puede ser utilizada en una de cuatro configuraciones, como un receptor de paso de banda de submuestreo, un receptor de banda base de submuestreo, un receptor de paso de banda de muestreo de Nyquist, o un receptor de banda base de muestreo de Nyquist. Para receptores S? de submuestreo, la frecuencia de muestreo * es menor de dos veces la frecuencia central de la señal de entrada al S? ADC. Para receptores S? de muestreo de Nyquist, la frecuencia de muestreo es al menos dos veces la frecuencia más alta de la señal de entrada del S? ADC. Para los receptores S? de banda base, la frecuencia central de la señal de salida del S? ADC es aproximadamente cero o CD. Para los receptores S? de paso de banda, la frecuencia central de la señal de salida del S? ADC es mayor de cero. De manera preferible, para los receptores S? de paso de banda, la frecuencia central de la señal de entrada en el S? ADC se coloca de modo que la frecuencia central de la señal de salida del S? ADC es aproximadamente 0.25*fs, donde fs es la frecuencia de muestreo del S? ADC. Esta frecuencia central de 0.25»fs simplifica la separación en fase y de cuadratura y proporciona la separación máxima entre los alias, aunque no es un requerimiento necesario. La frecuencia de muestreo puede además ser seleccionada sobre la base del ancho de banda de la señal de entrada para simplificar el diseño de los circuitos digitales utilizados para procesar las muestras de salida del S? ADC. Además, la frecuencia central de la señal de entrada puede ser seleccionada sobre la base de la frecuencia de muestreo y el ancho de banda de la señal de entrada. Un objeto de la presente invención es proporcionar un receptor S? de submuestreo para la desmodulación de formatos de modulación digitales y analógicos. El uso de un S? ADC de submuestreo dentro del receptor proporciona muchos beneficios, incluyendo (1) eliminación de una etapa de conversión descendente de la frecuencia analógica la cual es proporcionada por el submuestreo de la señal de entrada y la propiedad de dar un alias del muestreo (2) reducción de los requerimientos de filtración analógica debido a la sincronización del S? ADC a una relación de sobremuestreo alta y diseño del S? ADC con bits de resolución adicionales los cuales pueden ser utilizados para manejar señales indeseables, (3) mejora la confiabilidad e incremento en la flexibilidad mediante el uso de la desmodulación digital para las muestras de salida del S? ADC, (4) eliminación del desequilibrio de cuadratura mediante el diseño de circuitos digitales para tener el equilibrio de cuadratura requerido, (5) mejora en el alcance dinámico, linealidad, desviación de CD mediante el uso de un S? ADC, y (6) reducción en el consumo de energía. Otro objeto de la presente invención es proporcionar un receptor S? de muestreo de Nyquist para la desmodulación de formatos de modulación digitales y analógicos. El uso del S? ADC de muestreo de Nyquist proporciona muchos beneficios diferentes tales como un alcance dinámico mejorado, mayor linealidad, desviación de CD reducida y consumo de energía minimo.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Las características, objetos y ventajas de la presente invención se volverán más evidentes a partir de la descripción detallada expuesta a continuación cuando se tome en conjunto con los dibujos en los cuales caracteres de referencia similares identifican todo los correspondiente y donde: La FIGURA 1 es un diagrama de bloques de un receptor superheterodino ejemplar de la técnica anterior; La FIGURA 2 es un diagrama de bloques de un receptor S? de submuestreo ejemplar de la presente invención; La FIGURA 3 es un diagrama de bloques de un receptor S? alternativo ejemplar de la presente invención; La FIGURA 4 es un diagrama de bloques de un procesador de señales digitales ejemplar de la presente invención el cual se utiliza para la desmodulación por cuadratura; Las FIGURAS 5A-5B son diagramas del espectro de frecuencia de la entrada de Fl y el espectro de frecuencia de las muestras de salida del S? ADC para un receptor S? de paso de banda de submuestreo, respectivamente; y La FIGURA 6 es un diagrama de bloques de un receptor S? de banda base de muestreo de Nyquist ejemplar de la presente invención.

DESCRIPCIÓN DETALLADA DE LAS MODALIDADES PREFERIDAS La presente invención utiliza el desempeño superior de un convertidor de analógico a digital sigma-delta (S? ADC) de alta velocidad para efectuar la conversión de analógico a digital requerida de una forma de onda analógica. Las aplicaciones ejemplares incluyen los sistemas de comunicación CDMA y las señales de HDTV.

En la modalidad del receptor S? de submuestreo de la presente invención, la señal de entrada se centra en una frecuencia intermedia (Fl) en lugar de la banda base. Como se utiliza en esta especificación, el submuestreo denota que la frecuencia de muestreo. del S? ADC es dos veces menor que la frecuencia central de la señal de entrada en el S? ADC. En el muestreo de una señal localizada a una frecuencia Fl permite la eliminación de una etapa de conversión descendente de la frecuencia en el receptor, simplificando de este modo el diseño de los componentes físicos y mejorando la confiabilidad. El formador de ruido dentro del S? ADC puede ser diseñado de modo que al ruido de cuantización alrededor de la banda de la señal sea empujado fuera de la banda (o ruido formado) donde la filtración se efectúa más fácilmente. Par-a receptores S? de submuestreo, el S? puede ser un S? ADC de paso de banda o un S? ADC de banda base dependiendo de la aplicación y los requerimientos. Como se utiliza en esta especificación, el muestreo de banda base (o S? ADC de banda base) denota que la señal de salida del S? ADC está centrada en aproximadamente cero o CD y el muestreo de paso de banda (o S? ADC de paso de banda) denota que la señal de salida del S? ADC está centrada en más de CD. El uso del S? ADC proporciona muchas ventajas sobre los ADC convencionales (por ejemplo instantáneos y de aproximación sucesiva) como se describe más adelante. En la modalidad del receptor S? de muestreo de Nyquist de la presente invención, la señal de entrada puede estar en la banda base o una frecuencia Fl o puede utilizarse un S? ADC de banda base o paso de banda por muestrear la señal de entrada, respectivamente. Como se utiliza en esta especificación, el muestreo de Nyquist denota que la frecuencia de muestreo del S? ADC es al menos dos veces mayor que la frecuencia de la señal de entrada en el S? ADC.

La S? ADC muestrea una forma de onda analógica continuamente en el tiempo para proporcionar muestras discretas a intervalos uniformemente separados. El S? ADC tiene a siguiente función de transferencia: Y (z) = STF (z) »X (z) +NTF (z) »E (z) ( i : en la cual Y(z) es la salida del ADC en el dominio de transformación de z, X(z) es la entrada al ADC, STF(z) es la función de transferencia de la señal de la entrada a la salida del ADC, E(z) es el ruido de cuantízación, y NTF(z) es la función de transferencia del ruido del cuantizador a la salida del ADC. De este modo, la salida del ADC Y(z) comprende la señal de entrada X(z) la cual es formada por la función de transferencia de la señal STF(z) más el ruido de cuantización E(z) el cual es formado por la función de transferencia de ruido NTF(z). Para evitar la distorsión de la señal de entrada X(z), la función de transferencia de la señal STF(z) es diseñada típicamente de modo que, dentro del grado deseado de exactitud requerido, es independiente de la frecuencia en la banda de interés. Por ejemplo, la STF(z) puede ser una función de paso total que comprende una ganancia fija (Ai) y elementos de retraso (z_1), tales como R?z~k . El ruido de cuantización E(z) puede ser formado por la función de transferencia de ruido NTF(z) de modo que el ruido de cuantización en la banda de la señal es empujado fuera de la banda donde la filtración se efectúa más fácilmente. Las características de la función de transferencia de ruido NTF(z) se seleccionan en base a la aplicación, para la cual es utilizado el ADC y se diseña para proporcionar el desempeño o funcionamiento requerido.

I. Receptor S? de Submuestreo Un diagrama de bloques de un receptor S? de submuestreo ejemplar se ilustra en la FIGURA 2. El receptor 2200 puede ser utilizado para desmodular BPSK, QPSK, OQPSK, QAM, y otros formatos de modulación digitales y analógicos. Dentro del receptor 2200, la señal transmitida es recibida por la antena 2212, encaminar a través del duplexor 2214, y proporcionar al extremo frontal 2202. Dentro del extremo frontal 2202, el amplificador (AMP) 2216 amplifica la señal y proporciona la señal amplificada al filtro de paso de banda 2218 el cual filtra la señal para remover señales indeseables. En la modalidad ejemplar, el filtro de paso de banda 2218 es un filtro de onda acústica superficial (SAW) la implementación del cual es conocida en la técnica. La señal filtrada es proporcionada al mezclador 2229 el cual convierte descendentemente la señal con el sinusoide del oscilador local (L01) 2222. La señal Fl del mezclador 2220 es proporcionada al filtro de paso de banda 2224 el cual filtra además la señal. En la modalidad ejemplar, el filtro de paso de banda 2224 es otro filtro SAW el cual remueve señales indeseables las cuales se aliarán en la banda de interés y reduce el alcance dinámico requerido filtrando perturbaciones. En algunas aplicaciones, tal como un sistema de comunicación CDMA que opera en la banda del sistema de comunicación personal (PCS) , la señal filtrada del filtro de paso de banda 2224 es proporcionada al procesador de Fl 2230. Dentro del procesador de Fl 2230, la señal filtrada es amplificada por el amplificador 2232 y filtrada por el filtro de paso de banda 2234 para remover señales indeseables adicionales. El filtro de paso de banda 2234 se incluye para proporcionar más filtró antialias. La señal filtrada es proporcionada al circuito intermedio (BUF) 2236 el cual proporciona ganancia y/o amortiguamiento de la señal. En otras aplicaciones, tal como el sistema de comunicación CDMA que opera en la banda celular de 900 MHz, la ganancia y filtración proporcionadas por el procesador de Fl 2230 no es necesaria. En este caso, la señal del filtro de paso de banda 2224 es proporcionada directamente al circuito intermedio 2236. La señal amortiguador es proporcionada al desmodulador 2204. Dentro del desmodulador 2204, el S? ADC 2240 muestrea la señal amortiguada a una frecuencia de muestreo alta determinada por la señal CLK y proporciona las muestras al procesador de señales digitales (DSP) 2250. El procesador de señales digitales 2250 se describe en detalle más adelante. El receptor 2200 comprende las funcionalidades básicas requeridas por la mayoría de los receptores. Sin embargo, en el arreglo de amplificadores 2216 y 2232, los filtros de paso de banda 2218, 2224, y 2234 y el mezclador 2220 puede ser reordenados para optimizar el desempeño del receptor 2200 para aplicaciones específicas. Por ejemplo el filtro de_paso de banda 2218 puede ser interpuesto entre el duplexor 2214 y el amplificador 2216 para filtrar señales indeseables antes de la primera etapa del amplificador. El amplificador 2216 puede ser reemplazado con un amplificador de ruido bajo (LNA) o un amplificador de control de ganancia automática (AGC) para proporcionar control de ganancia y AGC requerida. También pueden agregarse tapas de conversión de conducción descendente de la frecuencia adicionales dentro del receptor 2220 según se requiera.

Pueden ser contemplados diferentes arreglos de las funcionalidades mostradas aquí y estar dentro del alcance de la presente invención. Además, también pueden ser contemplados otros arreglos de las funcionalidades mostradas aquí en combinación con otras funcionalidades del receptor que son conocidas en la técnica y estar dentro del alcance de la presente invención. Un diagrama de bloques de un receptor S? de submuestreo alternativo de la presente invención se ilustra en la FIGURA 3. El receptor 2300 proporciona los beneficios del receptor S? de submuestreo 2200 además de los beneficios de un receptor lineal programable como se describe en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. Dentro del receptor 2300, la señal de FR transmitida es recibida por la antena 2312, encaminada a través del duplexor 2314, y proporcionada al atenuador 2316. El atenuador 2316 atenúa la señal de FR para proporcionar una señal a la amplitud requerida y proporciona la señal atenuada al extremo frontal 2302. Dentro del extremo frontal 2302, a señal atenuada es proporcionada al atenuador fijo 2322a y el amplificador de ruido bajo (LNA) 2320a. El LNA 2320a amplifica la señal de FR y proporciona la señal amplificada al filtro de paso de banda 2326. El atenuador fijo 2322a proporciona un nivel predeterminado de atenuación y se conecta en serie con el conmutador 2324a. El conmutador 2324a proporciona una ruta de desviación alrededor del LNA 2320a cuando la ganancia del LNA 2320a no es requerida. El filtro de paso de banda 2326 filtra la señal para remover señales indeseables las cuales pueden causar productos de intermodulación en las etapas de procesamiento de la señal subsecuentes. La señal filtrada es proporcionada al atenuador fijo 2322b y el amplificador de ruido bajo (LNA) 2320b. El LNA 2320b amplifica la señal filtrada y proporciona la señal al mezclador 2330. El atenuador fijo 2322b proporciona un nivel predeterminado de atenuación y se conecta en serie con el conmutador 2324b. El conmutador 2324b proporciona una ruta de desviación alrededor del LNA 2320b cuando la ganancia del LNA 2320b no es requerida. El mezclador 2330 convierte descendentemente la señal a una frecuencia de Fl con el sinusoide del oscilador local (LOl) 2328. La señal Fl es proporcionada al filtro de paso de banda 2332 el cual filtra las señales indeseables y los productos de la conversión descendente fuera de banda. La señal Fl filtrada es proporcionada al amplificador (AMP) 2334 el cual amplifica la señal. La señal Fl amplificada es proporcionada al desmodulador 2304 el cual desmodula la señal de acuerdo con el formato de modulación utilizado en el transmisor. El desmodulador 2304 es idéntico al desmodulador 2304 (véase la FIGURA 2) el cual se describe más adelante. En este y diseños de receptores similares, puede proporcionarse algo de control de ganancia (o algún alcance o intervalo AGC) por medio del amplificador 2334 el cual puede ser implementado como un amplificador de control de voltaje (VGA) , procesador de señales digitales (DSP) 2350 dentro del modulador 2304, el voltaje de referencia dentro del S? ADC 2304 o combinaciones de los anteriores. Para aplicaciones donde se requiere desmodulación por cuadratura, tales como QPSK, OQPSK, y QAM, se utiliza un S? ADC de paso de banda. El S? ADC de paso de banda puede ser diseñado e implementado en la forma descrita en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. El S? ADC de paso de banda muestre la señal Fl del amplificador 2334 y proporciona las muestras de Fl a un procesador de señales digitales 2250. Un diagrama de bloques ejemplar de un procesador de señales digitales 2250 utilizado para la desmodulación por cuadratura se ilustra en la FIGURA 4. Las muestras de Fl cuantizadas del S? ADC 2240 son proporcionadas al filtro 2252 el cual filtra y decima las muestras de Fl . Las muestras filtradas son proporcionadas a los multiplicadores 2254a y 2254b los cuales convierten de manera descendente las muestras filtradas a muestras I y Q de banda base con los sinusoides en fase y de cuadratura del oscilador local (L02) 2560 y el desviador de fase 2258, respectivamente. El desviador de fase 2258 proporciona 90° de desviación de fase por el sinusoide de cuadratura. Las muestra I y Q de banda base son proporcionadas a los filtros de paso bajo 2256a y 2256b, respectivamente, los cuales filtran las muestras para proporcionar los datos I y Q. Los datos I y Q son proporcionados al procesador de banda base 2270 el cual efectúa el procesamiento adicional de la señal, tal como la detección/corrección de errores y la descompresión. En la modalidad ejemplar, el filtro 2252 y/o de paso bajo 2256 también proporcionan el escalamiento de las muestras para permitir que el procesador de señales digitales 2250 proporcione datos de banda base a varias amplitudes. Pueden ser diseñadas otras implementaciones del procesador de señales digitales 2250 para efectuar la desmodulación por cuadratura y estar dentro del alcance de la presente invención. Para aplicaciones donde no se requiere desmodulación por cuadratura, tales como la BPSK y FM, puede ser utilizado un S? ADC de banda base. El S? ADC de banda base puede ser diseñado e implementado en la forma descrita en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. Para el receptor S? de banda base de submuestreo, la señal de Fl es colocada en fFI=n»fs, donde n es un entero mayor de uno. Esta frecuencia de Fl da como resultado una imagen de la señal deseada en CD. Los receptores S? de submuestreo, tales como los receptores 2200 y 2300, tienen muchas ventajas sobre el receptor superheterodino 2100 de la técnica anterior. Primera, la segunda etapa de conversión descendente de la frecuencia analógica (por ejemplo los mezcladores 2128 en la FIGURA 1) es eliminada completamente utilizando receptores S? de submuestreo. Segunda, los receptores S? de submuestreo requieren una filtración analógica antialias menos estricta debido a la mayor relación de sobremuestreo y el alto alcance dinámico del S? ADC. Esas características permiten que el volumen de la función de filtración se mueva a los filtros digitales subsecuentes. Tercera, el procesamiento de la señal digital después del S? ADC puede efectuarse con la precisión requerida y con mayor confiabilidad sobre el procesamiento analógico de la técnica anterior. Cuarta, la desmodulación digital de muestras de Fl remueve el desequilibrio de cuadratura que es común con el receptor superheterodino 2100 de la técnica anterior. Y quinta, el S? ADC de la presente invención puede proporcionar un alcance dinámico, lineal y desviación se CD mejoradas sobre los ADC convencionales utilizados en la técnica anterior. Esas ventajas se describen en detalle más adelante. La primera ventaja principal de los receptores S? de submuestreo de la presente invención es la eliminación de una etapa de conversión descendente de la frecuencia analógica. Los diagramas del espectro de frecuencia de la entrada de Fl y el espectro de frecuencia de las muestras de Fl del S? ADC para un receptor S? de paso de banda de submuestreo se ilustran en las FIGURAS 5A-5B, respectivamente. Para el receptor S? de paso de banda de submuestreo, la señal de Fl es colocada en fF?=0.25* (2n+l) »fs, donde n es un entero mayor de uno y fa es la frecuencia de muestreo del S? ADC. En la modalidad ejemplar, n es igual a tres y la frecuencia de la señal Fl en el S? ADC está centrada en fFI=1.75«fs. la frecuencia central de la señal de Fl puede ser controlada cambiando la frecuencia del oscilador local dentro del extremo frontal (por ejemplo el oscilador local 2222 en la FIGURA 2) . Cuando la señal de Fl es muestreada a una frecuencia de submuestreo, los alias de la señal de Fl y las imágenes de la señal de Fl aparecen en 0.25*fs, 0.75*fs, 1.25*fs, 1.75*fs y así sucesivamente (véase la FIGURA 5B) . El submuestreo denota que la frecuencia de muestreo es dos veces menor que la frecuencia más alta de la señal de Fl . Utilizando la propiedad de poner un alias del muestreo, la señal de Fl en 1.75*fs es convertida descendentemente de manera efectiva a 0.25*fs sin el uso de la etapa de conversión descendente analógica. La señal en 0.25*fs es posteriormente procesada por el procesador de señales digitales . Para los receptores S? de paso de banda de submuestreo, el S? ADC es un S? ADC de paso de banda el cual forma el ruido de cuantización en la forma descrita en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. Para un S? ADC de paso de banda, el ruido de cuantización alrededor de 0.25«fs es empujado a CD y 0.50*fs donde la filtración del ruido de cuantización se efectúa más fácilmente. En la modalidad ejemplar, la frecuencia central de la señal de Fl se selecciona de modo que la imagen aparezca en 0.25»fs, la frecuencia donde el ruido de cuantización es mínimo.

Para el modulador de .cuadratura 2250 como se muestra en la FIGURA 4, las muestras del filtro 2252 son convertidas descendentemente a la banda base por los multiplicadores 2254a y 2254b con los sinusoides en fase y de cuadratura del oscilador local 2260 y los divisores de fase 2258, respectivamente. Mediante la selección apropiada de la frecuencia de las muestras del filtro 2252, para el S? ADC, la etapa de conversión descendente de la frecuencia puede volverse trivial. Las muestras del S? ADC son proporcionadas al filtro 2252 el cual filtra las muestras de Fl y decima por N para producir muestras decimadas a la frecuencia decimada f¿. Si se selecciona la frecuencia decimada fd, sea de un cuarto de la frecuencia de muestreo, o fd=fs/4, la conversión descendente por cuadratura por los multiplicadores 2254a y 2254b puede efectuarse multiplicando las muestras decimadas del filtro 2252 con las secuencias (1, 0, -1, 0, 1, 0, -1,...) y (0, 1, 0, -1, 0, 1, 0,...), respectivamente. De este modo los multiplicadores 2254a y 2254b pueden ser implementados con circuitos digitales simples . En la modalidad ejemplar, el receptor S? de submuestreo de la presente invención se utiliza para desmodular señales de CDMA que tienen un ancho de banda de dos lados de 1.288 MHz. En la modalidad ejemplar, la frecuencia decimada fd, se selecciona de modo que sea chipxd (9.83 MHz), u ocho veces el ancho de banda de los dos lados de la señal CDMA, para facilitar la implementación de la etapa de conversión descendente por cuadratura y las etapas de procesamiento de la señal subsecuentes. En la modalidad ejemplar, la frecuencia de muestreo se selecciona de modo que sea de 66.6 MHz y la frecuencia central de la señal de Fl en el S? ADC sea de 116.5 MHz, o fFI=1.75*fs. Esas frecuencias se seleccionan para producir señales indeseables mínimas y productos de intermodulación en la banda de la señal. También pueden ser utilizadas otras frecuencias de muestreo y Fl y estar dentro del alcance de la presente invención. La relación de la frecuencia de muestreo sobre la frecuencia decimada es 6.77 (66.6 MHz/9.83 MHz) la cual no es un entero. En la modalidad ejemplar, se utiliza un convertidor de velocidad de datos para muestrear nuevamente las muestras de Fl a fs en muestras convertidas a una frecuencia convertida fc. La frecuencia convertida fc se selecciona de modo que sea un múltiplo entero de la frecuencia decimada, o fc=M»fd. El convertidor de velocidad de datos puede ser implementado en una forma conocida en la técnica, tal como un interpolador lineal o un interpolador cuadrático comparación se describe en detalle en 08/928,874. En algunas aplicaciones donde el plan de frecuencia permite muestrear a una frecuencia de muestreo la cual es p veces la frecuencia decimada fd, donde p es un entero, el convertidor de velocidad de datos no se requiere. - La segunda ventaja principal de los receptores S? de submuestreo es de requerimientos menos estrictos sobre los filtros analógicos. Dentro del extremo frontal de los receptores S? de submuestreo, únicamente es necesaria una filtra antialias para remover las señales indeseables de la señal de salida del primer mezclador (por ejemplo el mezclador 2220) antes del muestreo por el S? ADC. Los filtros de igualación analógicos estrictos que se requieren en el receptor 2100 son implementados con filtros digitales dentro del procesador de señales digitales . Los filtros analógicos estrictos también pueden ser necesarios en el receptor 2100 para suprimir señales indeseables. Para la aplicaciones CDMA, las señales indeseables de amplitud grande (por ejemplo, que comprende perturbaciones) pueden localizarse muy cerca del borde de la banda de la señal deseada (por ejemplo la señal CDMA) . Las perturbaciones pueden ser de amplitud mucho mayor que la de la señal deseada. En la técnica anterior, se requieren filtros analógicos de forma aguda para suprimir las perturbaciones a una amplitud menor, de modo que los ADC no sean limitados, puesto que la limitación de los ADC causa productos de intermodulación los cuales degradan la señal deseada. El S? ADC en la presente invención puede ser diseñado con bits de resolución adicionales los cuales pueden ser utilizados para cuantizar las perturbaciones sin limitación del S? ADC. Los bits adicionales permiten al S? ADC tolerar perturbaciones de amplitud mayor, relajando por lo tanto los requerimientos de los filtros analógicos antes del S? ADC. La tercera ventaja principal del receptor S? de submuestreo es que la desmodulación por cuadratura de las muestras de Fl del S? ADC puede ser efectuada con la precisión requerida y con confiabilidad mejorada sobre la desmodulación por cuadratura analógica en la técnica anterior. Refiriéndose a la FIGURA 4, el filtro 2252 y los filtros de paso bajo 2256a y 2256b pueden ser diseñados para proporcionar la filtración igual requerida de la señal de entrada la cual típicamente es requerida por un desmodulador para un desempeño óptimo. La implementación de los filtros con filtros digitales, tales como los filtros de respuesta de impulso finito (FIR) , filtros de respuesta de impulsos infinito (IIR), o filtros de polifase, permite un mayor desempeño y mayor confiabilidad. Los filtros digitales también pueden ser diseñados para lograr la precisión requerida y reducir al mínimo a la vez la complejidad del circuito. Los filtros digitales también pueden proporcionar desempeño mejorado puesto que la respuesta de la frecuencia de los filtros digitales es idéntica para todas las unidades producidas. La consistencia es importante para los receptores que son producidos en altas cantidades. La desmodulación digital también ofrece mayor flexibilidad y menor costo. Los filtros digitales pueden ser diseñados para satisfacer cualesquier especificaciones requeridas (por ejemplo cualquier respuesta de frecuencia requerida) . Los filtros digitales también pueden ser diseñados con flexibiüdad para proporcionar la respuesta de frecuencia óptima sobre la base de los requerimientos de la aplicación. Por ejemplo, los filtros FIR pueden ser diseñados con coeficientes de bifurcación del filtro los cuales pueden ser cargados desde un controlador. La respuesta de frecuencia de los filtros FIR puede entonces hacerse variar dinámicamente para diferentes modos de operación. Además, los filtros digitales pueden ser diseñados en etapas, y algunas etapas pueden ser omitidas cuando no se requiera reducir al mínimo el consumo de energía.

La desmodulación por cuadratura digital puede ser implementada con circuitos digitales los cuales pueden ser integrados en uno o unos cuantos circuitos integrados (IC) para reducir al mínimo el número de componentes, disminuir el costo y mejorar la confiabilidad. Además, los circuitos digitales pueden ser fácilmente probados durante la fase de manufactura y/o la fase operacional. En la técnica anterior, la desmodulación por cuadratura se implemento con circuitos analógicos. Puede resultar una pobre tolerancia del componente en los circuitos analógicos en el receptor que no satisface las especificaciones de desempeño o funcionamiento requeridos. También, los circuitos analógicos comprenden muchos componentes los cuales pueden degradar la confiabilidad del receptor e incrementar el costo. Además, los circuitos analógicos de la técnica anterior necesitan ser rediseñados para cada una de las múltiples normas, por ejemplo, para satisfacer la norma IA-95, la norma Coreana y la norma Japonesa. La cuarta ventaja principal del receptor S? de submuestreo es la eliminación del desajuste o disparidad de la cuadratura. En la presente invención, debido a que el procesamiento de la señal después del S? ADC se efectúa digitalmente, el desequilibrio de cuadratura encontrado en el desmodulador de cuadratura analógico se elimina. En la modalidad ejemplar, los multiplicadores 2254 y los filtros de paso bajo 2256 están diseñados para ser idénticos. Además, los sinusoides en fase y de cuadratura del oscilador local 2260 y el desviador de fase 2258, respectivamente, se generan a partir de diferentes valores (por ejemplo, 1, 0 ó -1) asociados con la misma señal de reloj y no tienen error de fase. Para el desmodulador de cuadratura digital, las dos trayectorias de la señal se igualan y son de cuadratura exacta entre sí. *En el desmodulador de cuadratura analógico de la técnica anterior (véase la FIGURA 1) , se utilizando dos trayectorias de señal para procesar las señales I y Q de la banda base. Cualquier disparidad en las dos trayectorias de la señal (por ejemplo error en el desviador de fase 2136 y/o disparidad en los mezcladores 2128, los filtros de paso bajo 2130 y los ADC 2140) da como resultado la diafonía de la señal I sobre la señal Q, y viceversa. La diafonía da como resultado la degradación del funcionamiento del BER del desmodulador de cuadratura analógico. La quinta ventaja principal del receptor del S? de submuestreo es que el S? ADC puede ser diseñado para proporcionar un alcance dinámico, linealidad y desviación de CD mejorada sobre los ADC convencionales (por ejemplo instantáneo y de aproximación sucesiva) utilizados en la técnica anterior. La formación de ruido del ruido de cuantización por el S? ADC proporciona un alcance dinámico mejorado sobre los ADC convencionales puesto que la cantidad de ruido de cuantización en la banda de la señal se reduce. Para los ADC convencionales, el ruido de cuantización es blanco a través del espectro de salida de CD a la frecuencia de muestreo. Para el S? ADC, el ruido de cuantización es mínimo en la banda de la señal a través del diseño apropiado del formador de ruido dentro del S? ADC. El formador de ruido puede ser diseñado para igualar las características de la señal de Fl y los requerimientos de desempeño o funcionamiento. El alcance dinámico mejorado ofrecido por el S? ADC también resultado del alto sobremuestreo de la señal de entrada. Para un S? ADC de paso de banda, la relación de sobremuestreo se define como la frecuencia de muestres dividida por dos veces el ancho de banda de los dos lados de la señal de entrada u OSR=fs/2fbw. La salida del S? ADC puede ser de un bit o m bits, dependiendo de si se utiliza una arquitectura de un solo circuito o una arquitectura MASH (Formador de Ruido de Etapas Múltiples) y se utiliza un cuantizador de un solo bit o múltiples bit. La frecuencia de muestreo se selecciona de modo que sea mucho mayor que el ancho de banda de la señal. Por lo tanto, el • ruido de cuantización se dispersa sobre el espectro más ancho, de CD a la frecuencia de muestreo. La filtración y decimación subsecuentes de las muestras del S? ADC remueve ruido fuera de la banda y preserva a la vez la señal deseada, mejorando por lo tanto el alcance dinámico. Un ejemplo de diseño de S? ADC que proporciona un alcance dinámico de 12 bits se describe en detalle en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. En la modalidad ejemplar, el S? ADC puede tener 12 o más bits de resolución. La resolución puede ser diseñada mediante la selección apropiada de la relación de sobremuestreo, el formador de ruido, y el orden del S? ADC. La señal de Fl en el S? ADC típicamente comprende la señal deseada más señales indeseables las cuales pueden comprende perturbaciones. La amplitud de las perturbaciones puede ser mucho mayor que la amplitud de la señal deseada. Para evitar la limitación la entrada del ADC, la cual puede producir productos de intermodulación en banda, la señal de Fl se escala para que quede dentro de la entrada de escala completa del ADC. A medida que la amplitud de las perturbaciones se incrementa, la señal deseada se vuelve un porcentaje menor de la señal de Fl de entrada. Se requieren más bits de resolución del ADC para cuantizar adecuadamente la señal deseada. En el desmodulador de cuadratura analógico de la técnica anterior, la amplitud de las perturbaciones se reduce al mínimo filtrando la señal analógica con filtros complejos antes del muestreo por los ADC. Puesto que las perturbaciones pueden localizarse cerca de la banda de la señal (por ejemplo 900 KHz lejos de la frecuencia central de la señal CDMA) , se requieren filtros de desplazamiento de forma tales como los filtros SAW y los filtros helípticos de orden superior para reducir la mínimo la amplitud de las perturbaciones. Esos filtros de desplazamiento de forma pueden ser complejos de diseñar, difíciles de manufacturar y costosos. El número adicional de bits de resolución proporcionado por el S? ADC de la presente invención corresponde a un alcance dinámico mayor y permite perturbaciones de amplitud mayor en la señal de Fl sin degradación de la señal deseada. La mayor resolución permite al S? ADC cuantizar apropiadamente la señal deseada aún si ésta es solo una pequeña fracción de la señal de Fl de entrada. En la modalidad ejemplar, únicamente se requieren cuatro bits de resolución para la desmodulación apropiada de la señal deseada. Utilizando un S? ADC de 12 bits, los ocho bits restantes pueden ser utilizados para manejar perturbaciones y/o proporcionar control de ganancia. El S? ADC de la presente invención también proporciona características de linealidad y desviación de CD mejoradas sobre los ADC convencionales de la técnica anterior. Para el ADC instantáneo de la técnica anterior, la ünealidad depende de la igualación de las resistencias en las dos escalas resistivas utilizadas para dividir la señal de entrada y el voltaje de referencia, como se describió anteriormente. El número de resistencias en una escala es 2m, donde m es el número de bits en el ADC. A medida que m se incrementa, la linealidad es más difícil de mantener debido al número de resistencias que necesitan ser igualadas. En contraste, para el S? ADC, la linealidad se alcanza más fácilmente debido a que puede ser utilizado un cuantizador de un solo bit. En tanto los voltajes de retroalimentación alto y bajo del S? ADC sean mantenidos a un nivel constante, se mantiene la linealidad. La falta de linealidad puede degradar el funcionamiento del receptor, tal como la tasa de errores de bits (BER) o la tasa de errores de cuadro (FER) . La falta de linealidad también puede degradar el desempeño de circuitos múltiples dentro del receptor, tales como el circuito de seguimiento del portador y el circuito de temporización de bits. El circuito de seguimiento del portador sigue la frecuencia/fase de la señal de FR de entrada y el circuito de temporización de bits sigue la velocidad de símbolos de la velocidad de entrada. La falta de linealidad también puede afectar la medición del nivel de la señal que es utilizada en el circuito de control de ganancia automática (AGC) y el circuito de control de desviación utilizado para mejorar el desempeño del producto de intermodulación de tercer orden con referencia a la entrada (IIP3). El S? ADC también tiene características de desviación de CD mejoradas sobre el ADC convencional de la técnica anterior. Para el S? ADC de banda base, la desviación de CD se mejora debido a los filtros analógicos de la técnica anterior que amplifican la CD no están ya presentes en la presente invención. Para el S? ADC de paso de banda, la desviación de CD es una preocupación debido a que este componente espectral está fuera de banda. Cualquier desviación de CD puede ser filtrada y contribuye poco a las muestras de salida. La desviación de CD es particularmente importante para un sistema de comunicación digital debido a que este parámetro puede degradar el desempeño de la BER y el desempeño de los circuitos inmovilizados por fase dentro del receptor. La desviación de CD desplaza la cuantización de las muestras de salida del ADC y puede dar como resultado errores de detección de la señal de entrada. La desviación de CD también puede degradar el funcionamiento del proceso de decodificación de Viterbi, el cual es comúnmente utilizado en los sistemas de comunicación digitales. Además, la desviación de CD afecta el funcionamiento de los circuitos de seguimiento del portador y temporización de bits. La desviación de CD introduce una desviación de CD en los circuitos la cual degrada el desempeño de adquisición de los circuitos. La desviación de CD también tensa los circuitos, degradando por lo tanto el desempeño del seguimiento de los circuitos. En muchos sistemas de comunicación, la desviación de CD es una consideración de diseño y manufactura importante la cual es resuelta por una o una combinación de medidas. La desviación de CD de cada ADC puede ser seleccionada cuidadosamente para límites específicos. También, pueden ser diseñados circuitos de compensación especiales para estimar y seguir la desviación de CD de cada ADC. El diseño del S? ADC como se describe en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874, proporciona beneficios adicionales cuando se utiliza dentro del receptor de la presente invención. El S? ADC puede ser reconfigurado durante a operación de modo que porciones del S? ADC pueden ser encendidas para conservar la energía cuando no se requiera un alto desempeño. Por ejemplo, el S? ADC puede ser implementado como una arquitectura MASH de doble circuito y un circuito puede estar apagado cuando no se requiere un alcance dinámico alto. Otro beneficio proporcionado por el S? ADC es la facilidad de interconexión entre el S? ADC y otros circuitos dentro del receptor. El S? ADC únicamente produce uno o unos cuantos bits en cada ciclo de reloj de muestreo aún cuando el S? ADC pueda tener más bits de resolución. De este modo, el S? ADC tiene pocos pernos de entrada/salida (I/O) . Además, únicamente se requiere un S? ADC para los receptores S? de submuestreo. Menos ADC o pernos I/O simplifican el encaminamiento entre el S? ADC y otros circuitos dentro del receptor. Para los ADC convencionales, típicamente se requiere un perno de I/O por cada bit de resolución. Además, se requieren dos ADC convencionales para un desmodulador de cuadratura como se muestra en la FIGURA 1. El alto número de ADC y pernos de I/O puede hacer el esquema y encaminamiento más difíciles . Los receptores 2200 y 2300 son dos arquitecturas de receptor ejemplares las cuales soportan la conversión de analógico a digital del S? de submuestreo de la señal Fl . Pueden ser diseñadas otras arquitecturas de receptor para proporcionar el procesamiento del extremo frontal necesario sobre la base de los requerimientos de la aplicación para la cual sea utilizado el receptor. Además, pueden ser diseñados otros procesadores digitales para efectuar la desmodulación de las muestras Fl . De este modo, las diferentes arquitecturas de receptor que comprenden un S? ADC de submuestreo están dentro del alcance de la presente invención.

II . Receptor S? de Muestreo Nyquist En la modalidad de la presente invención, el receptor comprende un S? ADC de submuestreo. Esta arquitectura proporciona muchos beneficios como se describió anteriormente. En la segunda modalidad de la presente invención, el receptor comprende un S? ADC de muestreo Nyquist. Esta arquitectura proporciona muchos de los otros beneficios del S? ADC, específicamente un alcance dinámico alto, linealidad mejorada, desviación de CD baja, y consumo de energía mínimo. Para el ADC de muestreo Nyquist, la frecuencia de muestreo es al menos dos veces más alta que la frecuencia^ de la _señal de entrada al ADC, de modo que se evita el alias en lugar de utilizarlo. Un diagrama de bloques de un receptor S? de muestreo Nyquist ejemplar utilizado para la desmodulación de cuadratura se ilustra en la FIGURA 6. El receptor 2400 puede ser utilizado para desmodular BPSK, QPSK, OQPSK, QAM, y formatos de modulación digitales y analógicos. Dentro del receptor 2400, la señal transmitida es recibida por la antena 2412, encaminada a través del duplexor 2414, y proporcionada al extremo frontal 2402. Dentro del extremo frontal 2402, el amplificador (AMP) 2416 amplifica la señal y proporciona la señal amplificada al filtro de paso de banda 2418 el cual filtra la señal para remover las señales indeseables. En la modalidad ejemplar, el filtro de paso de banda 2418 es un filtro de onda acústica superficial (SAW) . La señal filtrada es proporcionada al mezclador 2420 el cual convierte descendentemente la señal con el sinusoide del oscilador local (LOl) 2422. La señal Fl del mezclador 2420 es filtrada por el filtro de paso de banda 2424 y amplificada por los amplificadores de control de ganancia automática (AGC) 2426 para producir la amplitud de la señal requerida en la entrada de los S? ADC 2440. En la modalidad ejemplar, el filtro de paso de banda 2424 también es un filtro SAW. La señal AGCed es ' proporcionada al desmodulador 2404. El desmodulador 2404 proporciona desmodulación por o de cuadratura utilizando S? ADC de banda base de muestreo de Nyquist. Dentro del desmodulador 2404, dos mezcladores 2428a y 2428b convierten descendentemente la señal en las señales I y Q de banda base con el sinusoide proporcionado por el oscilador local (L02) 2434 y el desviador de fase 2436, respectivamente. Las señales I y Q de banda base son proporcionadas al filtro de paso bajo 2430a y 2430b, respectivamente, los cuales proporcionan filtración igual y/o filtración antialias de la señal de banda base. Las señales filtradas son proporcionadas a los S? ADC 2440a y 2440b, los cuales muestrean las señales para producir las muestras de banda base digitalizadas. Las muestras son proporcionadas al procesador de banda base 2450 para su procesamiento adicional (por ejemplo detección y/o corrección de , errores, descompresión) . En la modalidad ejemplar, los S? ADC 2440 son S? ADC de banda base de muestreo de Nyquist los cuales pueden ser implementados en la forma descrita en la Solicitud de Patente Estadounidense copendiente No. de Serie 08/928,874. El S? ADC de banda base empuja el ruido de cuantización alrededor de CD a una mayor frecuencia donde la filtración se efectúa más fácilmente. El receptor S? de muestreo de Nyquist puede ser diseñado para efectuar una desmodulación por o de cuadratura digital similar a los receptores S? de muestreo 2200 y 2300. En esta modalidad, los receptores S? de submuestreo 2200 y 2300 están diseñados de modo que la frecuencia central de la señal de Fl en el S? ADC de paso de banda está en una frecuencia Fl . De manera preferible, la frecuencia Fl se selecciona de modo que sea 0.25*fs. Esta frecuencia de Fl puede obtenerse apostando la frecuencia del primer oscilador local (por ejemplo L01 2222) o por una segunda etapa de conversión descendente de la frecuencia interpuesta entre la primera etapa de conversión descendente de la frecuencia (por ejemplo el mezclador 2200) y el S? ADC de paso de banda. La descripción anterior de las modalidades preferidas se proporcionó para permitir a cualquier experto en la técnica hacer o utilizar la presente invención. Las diferentes modificaciones a esas modalidades serán fácilmente evidentes a aquellos expertos en la técnica, y los principios genéricos definidos aquí pueden ser aplicados a otras modalidades sin el uso de la facultad inventiva. De este modo, la presente invención no pretende limitarse a las modalidades mostradas aquí sino a lo acordado por el más amplio alcance consistente con los principios y características novedosas descritas aquí. Se hace constar que con relación a esta fecha, el mejor método conocido por la solicitante para llevar a la práctica la citada invención, es el convencional para la manufactura de los objetos a que la misma se refiere.

Claims (26)

REIVINDICACIONES Habiéndose descrito la invención como antecede, se reclama como propiedad lo contenido en las siguientes reivindicaciones:

1. Un receptor para desmodular una señal de FR (Frecuencia de Radio) , caracterizado porque comprende : un extremo frontal para recibir la señal de FR y convertir de manera descendente la. señal de FR a una señal intermedia (Fl) , la señal Fl tiene una frecuencia central y un ancho de banda de dos lados; un S? ADC conectado al extremo frontal para recibir la señal de Fl y muestrear la señal de Fl para producir muestras de Fl; el S? ADC está sincronizado a una frecuencia de muestreo; un procesador de señales digitales conectado al S? ADC para recibir las muestras de Fl y desmodular las muestras de Fl dß acuerdo con un formato de modulación utilizado para producir la señal de FR.

2. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S? ADC de paso de banda de submuestreo.

3. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S? ADC de paso de banda de submuestreo. 4. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S?

ADC de paso de banda de muestreo de Nyquist.

5. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S? ADC de paso de banda de muestreo de Nyquist.

6. El receptor de conformidad con la reivindicación 2, caracterizado porque la frecuencia central de la señal de Fl es 0.25»(2n+l) veces la frecuencia de muestreo, donde n es un entero mayor de uno.

7. El receptor de conformidad con la reivindicación 6, caracterizado porque n es igual a dos.

8. El receptor de conformidad con la reivindicación 2, caracterizado porque la frecuencia central de la señal de Fl es 0.25» (2+1) veces la frecuencia de muestreo, donde n es un entero mayor de uno.

9. El receptor de conformidad con la reivindicación 8, caracterizado porque n es igual a dos.

10. El receptor de conformidad con la reivindicación 2, caracterizado porque la frecuencia de muestreo se selecciona en base al ancho de banda de dos lados de la señal de Fl .

11. El receptor de conformidad con la reivindicación 2, caracterizado porque la señal de Fl comprende una señal CDMA.

12. El receptor de conformidad con la reivindicación 11, caracterizado porque la frecuencia central de la señal de Fl está en 116.5 MHz.

13. El receptor de conformidad con la reivindicación 1, caracterizado porque la frecuencia de muestreo es de 66.6 MHz.

14. El receptor de conformidad con la reivindicación 1, caracterizado porque el desmodulador comprende : un filtro digital para recibir las muestras de Fl y proporcionar muestras filtradas, el filtro digital filtra las muestras de Fl por una respuesta de frecuencia y decima las muestras filtradas por una relación de decimación.

15. El receptor de conformidad con la reivindicación 14, caracterizado porque la respuesta de frecuencia del filtro digital puede ajustarse a un modo de operación del receptor.

16. El receptor de conformidad con la reivindicación 14, caracterizado porque a frecuencia de muestreo se selecciona en base a la relación de decimación del filtro digital y el ancho de banda de dos lados de la señal de Fl .

17. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC proporciona cuatro o más bits de resolución.

18. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC comprende múltiples circuitos, cada circuito puede ser ENCENDIDO o APAGADO dependiendo de un requerimiento específico .

19. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC está sincronizado a una relación de sobremuestreo de dieciséis o más.

20. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S? ADC de un solo circuito.

21. El receptor de conformidad con la reivindicación 1, caracterizado porque el S? ADC es un S? ADC MASH.

22. El receptor de conformidad con la reivindicación 21, caracterizado porque el S? ADC MASH es un S? ADC MASH 4-4.

23. Un receptor para desmodular una señal de FR (Frecuencia de Radio), caracterizado porque comprende: un extremo frontal para recibir la señal de FR y convertir de manera descendente la señal de FR a una señal intermedia (Fl); un desmodulador de cuadratura conectado al extremo frontal para recibir la señal de Fl y convertir de manera descendente la señal de Fl en señales I y Q de banda base; dos S? ADC conectados al desmodulador de cuadratura, un S? ADC recibe la señal I de banda base y un S? ADC recibe la señal Q de banda base, los S? ADC muestrean las señales I y Q de banda base para producir muestras de banda base, el S? ADC está sincronizado a una frecuencia de muestreo;

24. El receptor de conformidad con la reivindicación 23, caracterizado porque los S? ADC son S? ADC de banda de muestreo de Nyquist.

25. El receptor de conformidad con la reivindicación 24, caracterizado porque los S? ADC son S? ADC MASH.

26. El receptor de conformidad con la reivindicación 24, caracterizado porque los S? ADC son S? ADC MASH 4-4.