KR980012984A - 실제 전송속도를 결정하기 위한 방법 및 시스템 - Google Patents

실제 전송속도를 결정하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR980012984A
KR980012984A KR1019970030764A KR19970030764A KR980012984A KR 980012984 A KR980012984 A KR 980012984A KR 1019970030764 A KR1019970030764 A KR 1019970030764A KR 19970030764 A KR19970030764 A KR 19970030764A KR 980012984 A KR980012984 A KR 980012984A
Authority
KR
South Korea
Prior art keywords
transmission rate
encoded
determining
signal
communication signal
Prior art date
Application number
KR1019970030764A
Other languages
English (en)
Other versions
KR100379149B1 (ko
Inventor
요시카주 나라
Original Assignee
모리시타 요우이치
마쓰시타 덴키 산교 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요우이치, 마쓰시타 덴키 산교 가부시끼 가이샤 filed Critical 모리시타 요우이치
Publication of KR980012984A publication Critical patent/KR980012984A/ko
Application granted granted Critical
Publication of KR100379149B1 publication Critical patent/KR100379149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 명세서에서는 다수의 전송속도 중 하나의 전송속도로 전송되는 인코딩된 통신 신호의 실제 전송속도를 결정하기 위한 방법 및 시스템이 개시된다. 인코딩된 통신 신호는 다수의 전송속도로 디코딩되어, 디코딩된 신호들과 상기 디코딩된 신호의 신뢰성을 나타내는 디코딩 파라미터를 발생시킨다. 하나 이상의 후보 전송속 도들은 상기 디코딩 신뢰성 파라미터들에 근거하여 식별된다. 후보 전송속도가 하나만 있다면, 실제 전송속도는 그 후보 전송속도로 결정된다. 하나 이상의 후보 전송속도가 있다면, 상기 디코딩된 신호들은 과거에 디코딩된 후보 전송속도로 재인코딩(reencoded)된다. 다음에, 상기 통신 신호의 비트들은 실제의 전송속도를 결정하기 위해 각각의 후보 전송속도에 대하여 상기 재인코딩된 신호들과 비교된다. 본 명세서에서는 또한 후보 전송속도를 확인하는 데 디코딩 신뢰성 파라미터들과 비교하기 위한 임계값들을 결정하는 방법 및 시스템이 개시된다. 본 명세서에서는 또한 통신에서 다중경로 성분 신호들의 상대적 세기와 전체 수신된 전력을 포함하는, 검출된 수신 조건들에 근거하여 이들 임계값들을 결정하는 방법 및 시스템이 개시된다.

Description

실제 전송속도를 결정하기 위한 방법 및 시스템
본 발명은 디지털 통신 수신기에 관한 것으로, 구체적으로는 디지털 통신 수신기에서 수신된 데이터 프레임을 에러-정정 인코딩한 후에 다수의 전송속도 중 선택된 하나의 전송속도로 전송된 상기 수신된 데이터 프레임의 전송속도를 결정하기 위한 시스템 및 방법에 관한 것이다.
몇몇의 가변 속도 전송 시스템, 특히 전송된 데이터를 검출하기 위한 수신기에 의해 사용되어지는 전송속도를 표시하는 신호가 전송되지 않는 가변 속도 전송 시스템에 관한 예가 있다. 본 발명은 디코딩 프로세스의 결과로서 획득된 정보로부터 수신된 데이터 프레임이 전송된 전송속도로 전송속도를 결정하기 위한 시스템 및 방법의 제공에 관한 것이다.
이제 도1을 참조하여 가변 속도 전송이 기술될 것이다. 이하 설명에서, 주어진 데이터 프레임의 전송속도는 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps의 속도 중에서 변하는 값들을 취하는 것으로 가정한다. 송신기는 전송되어지는 데이터의 양과 전송 채널의 특성에 따라 이용가능한 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps의 전송속도 중 하나의 전송속도를 선택한다. 다음에, 송신기는 상기 선택된 전송속도로 상기 채널을 통해 데이터를 전송한다.
도 1은 가변 속도 전송 시스템에 따라 전송된 단일 프레임(a single Frame)을 구성하기 위한 방법의 일예를 도시하고 있다. 도 1에서 데이터 프레임 구성의 설명은 예시적인 것으로, 수신된 데이터 프레임이 전송속도 판정 시스템으로 전송되는 방법에 관해서 임의의 특정한 제한의 요소로 간주되지 않는다.
도시된 바와 같이, 가변 속도 전송 시스템으로 전송된 상기 프레임들은 선택된 전송속도에 따라 가변 속도전송 시스템으로 전송된 데이터의 양에 관계없이 고정된 지속 기간 혹은 "전송 프레임 폭 tf" (181)를 갖는다. 이와 같이 고정된 폭 프레임들의 사용은, 수신기로 하여금 시간적으로 균일한 지속 기간에 따라 프레임 단위에 근거하여 통신 신호를 처리하게 한다.
도 1에 도시된 바와 같이 상이한 전송속도에 따라 전송용 데이터를 포맷(formatting)하는 데 있어서, 각 각의 전송된 비트의 지속 기간 혹은 '폭' 은 균일하고 비례적으로 변화한다. 예를 들면, 9.6kbps의 전송속도로 전송하기 위해 포맷된 비트 프레임의 폭(182)이 한 단위의 시간 t이면, 2 단위의 시간(2t)(183)은 비트당 4.8kbps의 전송속도를 펼요로하고, 4 단위의 시간(4t)(184)은 비트당 2.4 kbps의 전송속도를 필요로하며, 8단위의 시간(8t)(185)은 비트당 1.2kbps의 전송속도를 필요로한다.
이러한 것은 결과적으로 상이한 전송속도에 따라 전송된 비트의 순시 신호 전력(the instantaneous signal power of bits)에 대한 대응관계가 된다. 즉, 1.2kbps의 속도로 전송된 비트는 9.6 kbps의 속도로 전송된 비트보다 지속 기간이 여덟배 길기 때문에, 1.2kpbs의 속도로 전송된 비트는 이에 대응적으로 감소된 전력 레벨, 예를 들면 9.6kbps의 속도로 전송된 비트의 전력 레벨의 1/8의 전력 레벨로 전송될 수 있다. 또한, 2.4kbps 및 4.8kbps의 속도로 전송된 비트의 전력 레벨은 9.6kbps의 속도로 비트를 전송하는 데 사용된 전력 레벨에 대해 대응적으로 감소된다 이와 같은 방법으로, 느린 전송 속도의 전송에 대한 전송된 전력 레벨을 감소시키는 것은 전송 시간 동안 송신기 전체 전력 사용을 감소시키고, 송신기내의 에너지(공칭 배터리 전력)를 보존하며, 전송된 다른 통신 신호 혼신(interference)을 감소시키고, 한번에 사용될 수 있는 시스템내의 채널의 수를 중가 시킨다.
수신기가 입력되는 퉁신 신호(incoming communication)의 전송속도 표시 신호를 수신하지 못했을 때, 상기 수신기는 상기 전송된 데이터로부터 입력되는 통신 신호의 전송속도를 자체적으로 결정해야 한다. 도 1에 도시된 바와 같이, 데이터가 최대 9.6 kbps의 속도보다 느린 속도로 전송될 때, 데이터는 상기 수신기에 반복적으로 전송된 것처럼 보일 것이다. 그러므로, 4.8 kbps의 속도로 전송된 데이터는 전체 전송 시간 동안 두 번 전송된 것처럼 나타나는데, 전체 전송 시간내의 각 시간 간격은 9.6 kbps 속도로 1개의 비트를 전송하는 데 필요한 시간이다. 따라서, 데이터 비트 전송의 실제 전송속도를 결정하기 위한 방법은 데이터 비트가 반복적으로 전송되는 회수를 결정하기 위한 방법으로 생각되어질 수 있다.
전술한 바와 같이, 데이터가 전송되는 전력 레벨은 상이한 전송속도에 따라 변화한다. 그러나, 전송 비트당 전송된 신호 에너지가 감소할 때. 수신된 전송에 대한 비트 에러율이 중가한다는 것은 디지털 통신 분야에서 널리 알려져 있다. 그러므로, 전송된 데이터 속도의 결정시에 에러가 발생할 확률을 감소시키기 위해, 시스템은 빠른 전송속도로 수신된 전송 비트당 존재하는 신호 에너지의 감소에 기인한 전송시의 비트 에러율 증가를 설명하는 방식으로 수신된 통신 신호의 전송속도를 결정할 필요가 있다.
따라서, 본 발명의 목적은, 이용가능한 전송속도의 상대적 크기 변화와 수신된 통신 신호에 대한 특성 비트 에러율의 크기에 상관없이 수신된 신호의 실제 전송속도를 정확하게 결정하기 위한 시스템 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 전송을 위해 에러 정정 인코딩된 비트의 디코딩 결과에 적어도 부분적으로 근거하여, 수신된 통신 신호의 전송속도를 정확하게 결정하기 위한 시스템 및 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, 에러 정정 인코딩된 신호의 디코딩 결과의 신뢰성에 관하여 표시를 제공하는 디코딩 프로세스로부터 발생하는 파라미터들의 사용을 통해, 수신된 통신 신호의 전송속도를 정확하게 결정하기 위한 시스템 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 임계값들의 세트에 따라 하나 이상의 후보 전송속도에 대한 초기 결정을 수행하고 이렇게 결정된 소정의 후보 전송속도 중에서 실제의 전송속도를 결정하는 다음 동작을 수행하는, 수신된 통신 신호의 전송속도를 정확하게 결정하기 위한 시스템 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 인코딩되어 수신된 통신 신호와 다수의 후보 전송속도의 각각에 대해 디코딩되어 수신된 통신 신호를 재디코딩한 결과를 비교한 것에 근거하여, 수신된 통신 신호의 전송속도를 정확하게 결정하기 위한 시스템 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 하나 이상의 후보 전송속도의 초기 결정에 적어도 부분적으로 근거하여, 수신된 통신 신호의 전송속도를 정확하게 결정하기 위한 시스템 및/또는 방법과 결합하는 개선된 CDMA 수신기 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은, 전송 신호에 대한 다중경로 성분들의 상대적 크기를 포함하는 측정된 수신 조건에 근거하여 특정한 전송속도에서의 디코딩을 정확히 결정하는 데 사용된 임계값을 조정함으로써 전송속도의 결정에 있어서 정확성을 향상시키는 CDMA 수신기 시스템을 제공하는 것이다.
도 1은 가변 속도 전송 데이터 프레임의 구성을 도시한 도면,
도 2는 콘볼루션 인코더의 구성의 일예를 도시한 도면,
도 3a는 콘볼루션적으로 인코딩된 20 비트 프레임의 디코딩을 설명하는 격자도,
도 3b 내지 도 31은 콘볼루견적으로 인코딩된 20 비트 프레임의 비터비 디코딩 프로세스를 도시한 도면,
도 4는 본 발명의 전송속도 결정 시스템의 일예를 도시한 블록도,
도 5는 본 발명의 CDMA 수신기 구성의 일예를 도시한 도면,
도 6a는 CDMA 송신기에서 스프레드 스펙트럼 변조된 정보 신호(a spread spectrum modulated information)률 발생하기 위해 의사 랜덤 코드(a pseudo-random code)에 의해 디지털 정보 신호가 변조되는 방법을 설명하는 도면,
도 6b는 CDMA 수신기에서 검출된 신호의 다중경로 성분들을 설명하는 도면,
도 7은 본 발명의 CDMA 수신기 구조의 다른 예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 검출된 심볼 신호 101 : 비트 판정 수단
102 : 비터비 디코딩 수단 173 : 임계값 판정 수단
104 :. 제 1 전송속도 판정 수단 105 : 전송속도 결정 수단
106 : 콘볼루션 인코딩 수단 107 : 비트 비교 수단
108 : 제 2 전송속도 판정 수단
본 발명의 실시예 1에 따라 구성된 전송속도 판정 시스템(a tranamission rate judging system)은 도 4를 참조하여 기술될 것이다. 본 발명의 전송속도 판정 시스템은 수신기에서 디지털로 인코딩된 통신 신호의 수신된 데이터 프레임의 전송속도를 결정하는 데 사용되며, 여기에서 전송속도는 전송되는 데이터의 양에 따라 프레임 단위에 근거하여 다수의 전송속도 중 송신기에 의해 선택된 다수의 전송속도 중 임의의 하나의 전송 속도일 수 있다. 데이터 프레임이 수신된 후, 각각의 데이터 프레임은 수신기에서 디코딩이 요구되는 에러 정정 코드로 인코딩된다.
이하 기술되는 인코딩 및 디코딩 프로세스의 배경기술에 있어서, 콘블루션 코드는 에러 정정 코드의 특정 한 예로서 기술될 것이며, 디코딩의 비터비 방법은 적절한 디코덩 프로세스의 특정한 예로서 기술될 것이다.
그러나, 당업자라면 본 발명이 본 명세서에 기술된 특정한 인코딩 및 디코딩 기술들을 사용한 시스템의 응용에 제한적이지 않음을 알 수 있을 것이다.
먼저, 콘볼루션 코드를 사용하여 수행되는 인코딩 프로세스가 기술될 것이다. 도 2는 종래의 콘불루션 인코더를 도시한다. 도 2에 있어서, 참조 번호 (401)은 3 단 시프트 레지스터(shift resistor)이고, 이는 "1" 혹은 "0" 의 이진값의 연속적인 입력(400)을 수신한다. 각 클럭 사이클의 시작에서, 이진값의 연속적인 입력(400)은 시프트 레지스터의 제 1 단 sl에 기록되고(clocked in), 이전 사이클 동안 각 단의 내용은 오른쪽으로 시프팅된다. 이하 기술된 바와 같이 상기 동작의 수행 후, 시프트 레지스터 각 단의 내용은 다음의 후속하는 단으로 시프팅되어 기록된다.
참조 번호 (402)는 모듈로-2 가산기(modulo-2 adder)이고, 모듈로-2 가산기는 시프트 레지스터의 제 1 단 sl의 내용과 시프트 레지스터(401)의 제 2 단 s2와 제 3 단 a3의 내용을 가산한다. 참조 번호 (403)은 모듈로-2 가산기이고, 모듈로-2 가산기는 시프트 레지스터의 제 1 단 sl과 제 3 단 s3의 내용을 가산한다. 여기에서, 모듈로-2 가산은 가산 알고리즘(addition algorithm)으로 지칭되고, 이러한 알고리즘은 입력내의 "1"의 갯수가 기수일 경우 "1" 의 디지털 출력값을 발생시키고, 다른 모든 경우에는 "0" 의 디지털 출력값을 발생시킨다. 샘플링 스위치(404)는 2 비트의 연속적인 출력을 발생하는 데 사용되고, 상기 2 비트의 연속적인 출력은 시프트 레지스터(401)의 입력단에서 연속적으로 나타나는 모든 비트에 대한 모듈로-2 가산기(402)의 출력과 모듈로-2 가산기(403)의 출력을 포함한다. 샘플링 스위치(404)의 출력(405)은 콘볼루견 인코더의 인 코딩된 출력을 형성한다.
이제, 도 2에 도시된 콘볼루견 인코더의 동작이 기술될 것이다. 여기에서, 10 비트 길이인 디지털 정보의 스트림(stream)이 프래임 단위로 콘불루션 인코더로 입력되는 경우가 기술될 것이다. 인코딩의 시작에 앞서, 시프트 레지스터(401)의 각 단은 이진값 "0" 으로 재설정(reset)된다. 즉, sl= "0" , s2= "0" , s3='0" 으로되며, 여기에서 sl, s2. s3는 시프트 레지스터(401)의 각 단의 내용이다. 예를 들면. 7 비트의 디지틸 정보 스트림은 "1 0 0 1 1 1 0" 을 갖는다고 가정할 수 있다. 이에 부가하여, 이진값 "0" 을 갖는 3 비트의 스트링은 7 비트의 정보 스트립이 인코딩된 후 시프트 레지스터(401)의 3 개의 단을 리셋하는 데 사용하기 위해 7 비트 정보 스트림의 끝에 위치될 것이다. 그러므로, 연속적으로 시프트 레지스터(401)에 입력되는 비트의 전체 스트립은 이진값 "1001110000" 을 갖는 10 비트의 프레임이다.
이후 이진값 '1'을 갖는 10비트 프레임의 첫번째 비트는 시프트 레지스터(401)도 입력되고, 시프트 레지 스터(401)의 내용은 sl= "1" , s2= "7" , s3= "0" 이 된다. 결과적으로. 모듈로-2 가산기(402)의 출력은 '1" 이되며, 모듈로-2 가산기(403)의 출력도 또한 "1" 이 된다. 따라서, 샘플링 스위치(404)의 2 비트 출력(405)온 콘볼루션 출력 "1 1" 이 된다. 다음에, 두번째 비트 "0" 이 시프트 레지스터(401)로 입력되는 경우. 시프트 래지 스터(401)의 내용은 sl= "0" , s2= "1" , s3='0" 이 된다. 모듈로-2 가산기(402)의 결과적 출력은 "1" 이 되고, 모듈로-2 가산기(403)의 출력은 "0" 이 된다. 결과적으로, 샘플링 스위치(404)의 콘블루션적으로 인코딩된 출력은 "1 0" 이 된다.
이진값 "0" 인 세번째 비트가 시프트 레지스터(401)로 입력된 후, 시프트 레지스터(401)의 내용은 sl= "0" ,s2= "0" , s3= "1" 이 된다. 모듈로-2 가산기(402)의 결과 출력은 "1" 이 되고, 모듈로-2 가산기(403)외 출력은 "1" 이 된다. 결과적으로, 샘플링 스위치(404)의 콘볼루션 코드 출력(405)은 '1 1" 이 된다.
인코딩됨에 따라, 10 비트 정보 스트림은 10개의 리던던시 비트(redundancy bits)를 갖는 20 비트의 인코딩 된 스트림이 된다. 그러므로, 콘볼루견 인코더(도 2)의 콘볼루견 코드 출력(405)은 이진값 "1110111101 1001110000" 을 갖는 20 비트의 인코딩된 출력 스트림으로 나타난다.
이제, 비터비 디코딩의 원리가 도 3a 내지 도 31을 참조하여 기술될 것이다. 도 3a는 이진값 "1110111 1011001 l10000" 을 갖는 20 비트의 콘블루션적으로 인코딩된 프레임의 디코딩을 설명하는 격자도를 도시한다.
비터비 프로세스에 따라 콘볼루션적으로 인코딩된 비트 프레임을 디코딩하기 위해, 수신기 내의 디코더에는 도 3a에 도시된 격자도에 설명된 바와 같이 디코딩을 위한 패턴이 미리 제공되어야만 한다. 도 3a 내지 도 31에 도시된 격자도에 있어서, 심볼 "0" 은 노드를 나타내고, 실선 화살표와 점선 화살표는 디코딩 경로의 분기들을 나타낸다. 횡좌표로서 도시된 간격 a 내지 j와 종좌표로서 도시된 상태 0 내지 3은 노드간 격자의 분기를 따라 이동하기 위한 경로 세그먼트(segment)를 나타낸다. 콘볼루션 코드의 에러 정정 기능을 설명하기 위하여, 전송시의 에러에 의해 20 비트 스트림의 두 개 비트로 하여금 오류 이진값(the wrong binary values)을 나타내도록한 후, 상기의 콘볼루션적으로 인코딩된 20 비트 스트림의 디코딩을 특정하게 참조하여 비터비 디코딩의 원리가 기술될 것이다. 20 비트 스트림의 두 번째와 다섯 번째에 나타나는 에러는 다음과 같이,
전송되는 인코딩된 프레임은, "l1101111011001110000"이고,
수신되는 인코딩된 프레임은, "10100111011001110000" 이다.
비터비 프로세스에 따른 디코딩은 표시된 바와 같이 수신된 프레임의 인코딩된 비트를 2 비트의 프레임 세그먼트로 나눔으로써 시작하며, 수신되는 인코딩된 프레임은,
"10", "10","D1", "11", "01", "10" , "01 "11", "00" "00" 이다.
도 3a에 도시된 a에서 j가지의 간격에 있어서, 수신된 프레임의 각각의 연속적인 2 비트 세그먼트는 격자도의 각 분기들에 대웅하는 대안적인 2 비트 시퀀스와 비교된다. 예를 들면, 디코딩이 시작될 때, 20 비트 스트링의 첫 번째의 2 비트 세그먼트 "1 0" 은 시퀀스 "0 0" 에 대응하는 실선 화살표 분기와 비교된다. 또한, 20 비트 프레임의 첫 번째의 2 비트 세그먼트 "1 0" 은 시퀀스 "1 1" 에 대응하는 점선 화살표 분기와 비교되고, 이들 분기들은 간격 a에 미치는 유일한 분기들이다. 쉽게 알 수 있는 바와 같이, 비트값 "1 0" 을 갖는 프레임의 첫 번째의 2 비트 세그먼트는 어느 분기들과도 정합하지 않는다. 그러나, 이와 같은 디코딩 프로세 스 단계 동안 필요한 것은 수신된 2 비트 세그먼트와 격자도의 분기들에 대응하는 비트 시퀀스 사이에 상이한 비트의 수를 계산하는 것이다. 각각의 수신된 2 비트 세그먼트에 대해 획득된 비교 결과는 해밍 거리(the Hamming distance)라 지칭된다. 이와 같은 예로서, 비트 시퀀스 "0 1" 과 "1 1" 사이의 해밍 거리는 1인 반면, 시퀀스 "1 1" 과 "1 1" 사이의 해밍 거리는 0(zero) 이다. 당업자라면 유클리드 거리(the Euclidian distance)를 결정함으로써 상이란 시퀀스의 비트 사이의 거리를 계산하는 다른 방법이 있음을 알 수 있을 것이다.
소정의 간격 동안 해밍 거리가 디코딩 패턴의 분기들을 따라 소정의 프레임 세그먼트에 대해 계산된 후에, 최소의 축적된 해밍 거리를 갖는 패턴의 분기들을 따르는 디코딩 경로가 소정의 가능 경로들 중에서 잔존 경로(a surviving path)로서 선택될 것이다. 예를 들면, 도 3a에 도시된 바와 같이 각각의 노드에 입력되는 두 개 분기들의 간격 c 이후에 발생하는 간격들에서, 적게 축적된 값을 갖는 분기가 잔존 경로로서 선택된다. 이와 같은 선택 프로세스는 디코딩 패턴을 통한 잔존 경로를 얻기 위해 디코딩 패턴의 전체 길이를 따라 반복된다.
다음에 디코딩 결과는 잔존 경로에서 발견되는 패턴의 연속적인 분기들에 대응하는 비트값에 의해 결정되고, 상기 잔존 경로는 인코딩된 비트 프레임 사이의 최소로 축적된 해 거리의 경로에 대응한다. 예를 들면, 도 3a에 있어서 각각의 점선 화살표 분기는 2 비트의 비트 프레임 세그먼트에 대한 디코딩 결과인 "1" 에 대응하고, 각각의 실선 화살표 분기는 2 비트 프래임 세그먼트에 대한 디코딩 결과인 "0" 에 대응한다.
디코딩 프로세스는 도 3a의 왼쪽 에지(edge)의 노드로부터 시작한다. 첫번째 수신된 프레임 세그먼트 "10" 과 격자도의 간격 a의 각각의 분기에 대한 비트 시퀀스 사이의 해밍 거리가 획득된다. 간격 a에서. 수신된 프레임 세그먼트 "1 0" 과 분기 "0 0" 사이의 해밍 거리는 1이고. 수신된 프레임 세그먼트 "1 0" 과 격자도의 분기 "1 1" 사이의 거리도 또한 1이다 그러므로, 간격 a의 종단에서, 상태 0 노드의 해밍 거리의 축적된 값은 1이고, 상태 1 노드의 해밍 거리의 축적된 값도 또한 1이다. 이와 같은 결과는 축적된 값 "1" 로서 표현되고, 박스내에 도시된 '1" 은 도 3b의 상태 0 노드와 상태 1 노드에 위치된다. 이들 축적된 해밍 거리 값들은 디코더의 격자도를 따르는 잠재적인 디코딩 경로(the potential decoding paths)에 대한 경로 거리(pathmetric)로서 지칭된다.
다음에, 70 비트 프레임의 다음, 프레임 세그먼트 "1 0" 에 대한 해밍 거리는 간격 b의 각각의 분기들에 대해 획득되고, 각 경로에 대한 경로 거리가 갱신된다. 간격 b에서. 수신된 프레임 세그먼트 "1 0" 과 분기 "0 0" 사이의 해밍 거리는 1이다. 마찬가지로, 수신된 프레임 세그먼트 "1 0" 과 분기 "1 1" 사이의 해밍 거리는 1인 반면에, 수신된 프레임 세그먼트 "1 0" 과 분기 "1 0" 사이의 해밍 거리는 0이고, 수신된 프레임 세그먼트 "1 0" 과 분기 "0 1" 사이의 해밍 거리는 2이다. 그러므로, 도 3c에 도시된 3c와 같이 간격 c의 결과에서, 상태 0 노드에 대한 결과인 경로 거리는 간격 b 동안 이전 노드의 경로 거리 '1' 에 해밍 거리 1을 더함으로써 '2' 가 된다. 이와 마찬가지 방법으로, 상태 1 노드에 대한 경로 거리는 '2' 가 되고, 상태 2 노드에 대한 경로 거리는 '1' 이 되며, 상태 3 노드에 대한 경로 거리는 '3' 이 된다. 지금까지, 간격 a와 b 동안 각 간격의 종단에서 하나의 분기만이 노드에 접속한다. 그러나, 간격 c의 시작부터 계속하여, 모든 경우에 있어서 각각의 간격의 결과에서 노드에 접속하는 항상 두 개의 분기들이 있다. 그러므로, 간격 c 이후 분기는 잔존 경로로서 선택된 짧은 경로 거리의 두 개 분기들을 갖는 각각의 노드로 진행한다. 그러므로, '두 개의 분기들 중에서 하나의 분기를 선택' 하는 프로세스는 각각의 연속적인 노드에 들어가기 이전에 수행되고, 결과에 근거하여 분기들 중 하나는 포기된다. 그러나, 두 개 분기들에 대한 경로 거리가 동일할 때, 이 경로들 중 어느 것이나 랜덤하게 잔존 경로로서 선택될 수 있다.
도 3c에 도시된 바와 같이 다음에 수신된 프레임 세그먼트 "0 1" 에 대한 실시예를 계속하여 설명하면, 해밍 거리는 각각의 분기들과 상태 0에서 상태 3까지의 각각의 노드에 대해 다시 계산된다. 도 3c에 도시된 바와 같이 프레임 세그먼트 "0 1" 과 분기 비트 시퀀스 "0 0" 사이의 해밍 거리는 1이고, 분기 비트 시퀀스 "1 1" 과의 해밍 거리는 1이며, 분기 비트 시퀀스 "1 0" 과의 해밍 거리는 2이고, 분기 비트 시퀀스 "0 1" 과의 해밍 거리는 0이다. 그러므로, 디코딩 프로세스는 경로 거리 '3' 과 경로 거리 '2' 를 갖는 경로들을 따라 분기들을 상태 0 노드에 접속하는 디코딩 경로를 발생시킨다. 이들 중에서, 경로 길이 '2' 를 갖는 경로를 따르는 분기가 잔존 경로로서 선택된다. 마찬가지로, 디코딩 프로세스는 경로 거리 '3' 과 경로 거리 '2' 를 갖는 경로들을 따라 분기들을 상태 1 노드에 접속하고, 경로 거리 '2' 를 갖는 경로상의 분기가 잔존 경로로서 선택 된다.
상태 2 노드에 대하여 이와 같은 프로세스를 계속하면, 경로 거리 '4' 와 경로 거리 '3' 을 갖는 경로들을 따라 분기들이 상태 2 노드에 접속되고, 경로 거리 '3' 을 갖는 분기가 잔존 경로로서 선택된다. 상태 3 노드에 대해, 경로 거리 '2' 와 경로 거리 '3' 을 갖는 경로들 상의 분기들은 상태 3 노드에 접속되고, 이들 중에서 경로 거리 '2' 의 분기가 잔존 경로로서 선택된다. 이와 같은 선택 프로세스의 결과는 도 3d에 도시된다.
여기에서, 간격 b의 종단에서 도 3d에 도시된 상태 0 노드는 검게 채워져 표시됨을 주지해야만 한다. 도시된 바와 같이 상기 상태 0 노드로부터 다음 노드로 향하는 분기는 없다. 이러한 것은 디코딩의 결과로 이 노드를 통과하는 경로가 없다는 것을 나타낸다. 그러므로, 표시된 상태 0 노드에 접속하는 모든 분기들은 고려 대상에서 제외된다. 이와 같은 결과들이 도 3e에 반영된다.
전술한 설명에 따라 디코딩 프로세스의 최종 결과는 최종적으로 프레임 내의 인코딩된 비트 시퀀스 대응하는 하나의 경로만이 남게 될 것이다. 수신된 20 비트 프레임의 나머지 2 비트 세그먼트들에 대한 디코딩의 결과로서 연속적으로 입력되는(entered in succession) 상태가 도 3f부터 도 31가지 도시된다. 여기에서 인코딩된 스트림 중 최종 3 개의 2 비트 세그먼트는 콘볼루션 인코더의 시프트 레지스터(401)의 단(stages)들을 리셋 하는데 사용된 사전 인코딩 신호의 마지막 3 비트에 대응하므로, "0 0" 값을 갖는다고 알려져 있음에 유의해야 한다. 디코더는 이러한 이전의 인코딩 원리에 따라 동작하도록 구성되기 때문에, 인코더는 이진값 "0" 으로 디코딩된 최종 3 개의 2 비트 세그먼트를 발생시키는 디코딩 경로를 선택한다. 그러므로, 격자도의 간격 h, 간격 i, 간격 j에 있어서, 이진값 "0" 의 디코딩을 나타내는 실선 화살표들만이 다음 노드들에 집속된다.
도 31에 도시된 바와 같이, 비터비 디코딩 프로세서에 따라 오직 하나의 잔존 경로가 자동으로 선택된다. 이 잔존 경로는 왼쪽에서 오른쪽으로의 격자도의 각각의 간격에 대해 연속적인 분기들이 잔존한다는 데 특징이 있다. 그러므로, 잔존 경로의 분기들은 "점선 화살표" , "실선 화살표" , "실선 화살표" , "점선 화살표" , "점선 화살표" , "점선 화살표" . "실선 화살표" , 실선 화살표" , "실선 화살표" "실선 화살표" 의 순서로 되어 있다. 상기에 기술된 바와 같이, 실선 화살표는 디코딩 결과 "0" 에 대웅하고, 점선 화살표는 디코딩 결과 "1" 에 대웅하기 때문에, 프레임에 대해 완결된 디코딩 결과는 "1001110000" 가 된다. 디코딩 결과의 검사에 있어서, 수신된 입력의 20 비트 프레임 내에 발생된 에러에도 불구하고 디코딩 결과는 에러에 무관하므로, 전송된 동일한 10개의 정보 비트들은 디코딩 프로세스로부터 다시 획득됨을 알 수 있다. 전술된 설명으로부터 분명한 바와같이, 비터비 디코딩 프로세스는 각각의 프레임 흑은 비트 프레임의 부분에 대한 디코딩 결과와 디코딩 결과에 대한 경로 거리 파라미터를 발생시킨다. 이하, 최종 디코딩 결과에 대웅하는 경로 거리 파라미터는 최종 경로 거리로서 지칭된다. 전술한 예에서, 최종 경로 거리의 값은 4 이다.
상기 비터비 디코딩 프로세스의 설명으로부터, 최종 경로 거리는 비터비 디코딩 결과의 신뢰성을 나타내는 것이 명백하다. 최종 경로 거리의 값이 작을수록 비터비 디코딩 결과의 신뢰성이 높아진다는 것은 당연하다.
이제, 본 발명에 따라 구성된 전송속도 결정 시스템은 콘볼루션 인코딩과 비터비 디코딩 기술들의 전술한 배경 설명을 고려하여 기술될 것이다. 수신기는 사전 설정된 전송속도, 예를 들면 1.2 kbps, 2.4 kbps, 4.8 kbps.9.6 kbps의 세트 중에서 수신기에 의한 선택 모드에 따라 변화하는 전송속도로 통신 신호들을 수신한다. 통신 신호들이 수신된 후에, 이 통신 신호들은 전술된 바와 같이 비터비 디코딩 프로세스에 의해 디코딩 될 수 있는 콘볼루견적으로 인코딩된 디지털 데이터 프레임의 시퀀스들이 된다.
도 4는 본 발명에 따라 구성된 전송속도 결정 시스템의 블록도와 개략도이다. 도 4를 참조하면, 검출된 전송 프레임에 대한 검출된 심볼 신호(100)는 각각의 전송속도에 대웅하는 비트 반복 회수에 따라 연속적인 심볼들을 결합하는 데 사용되는 비트 판정 수단(101)으로 입력된다. 또한, 비트 판정 수단(101)은 판정 수단을 포함하고, 이 판정 수단은 각각의 상이한 전송속도에서 반복된 비트들의 각각의 연속적인 결합에 대한 값을 결정한다. 각각의 전송속도에 대한 비트 판정의 결과 스트림은 각각 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps의 전송속도로 결함된 비트 신호들(109. 110, 111, 112)로서 비트 판정 수단(101)에 의해 출력된다.
비트 판정 수단(101)은 제각기 비트 값의 하드 판단(a hard decision) 혹은 소프트 판단(a sort decision)이 제공되는 방법들 중의 하나에 따라 비트 판정 프로세스를 수행하도록 구성될 수 있다. 해밍 거리의 비교에 근거한 비터비 방법에 따라 디코딩이 수행되는 시스템에 있어서는, 전술된 바와 같이, 비트 값들의 하드 판단을 제공하는 비트 판정의 방법이 적절하다. 그러나, 유클리드 거리의 비교에 근거한 비터비 방법에 따라 디코딩 이 수행되는 시스템에 있어서는, 비트 값들의 소프트 판단을 제공하는 비트 판정의 방법이 사용되어야만 한다.
하드 판단을 제공하는 비트 판정 동작은, "0" 이상을 더한 후에 값을 갖는 심볼들에 있어서, 이 심볼이 이진 비트 값 "1" 을 갖도륵 결정되는 규칙과, "0" 이하를 더한 후에 갑을 갖는 심볼들에 있어서, 이 심볼이 이진 비트 값 "0" 율 갖도록 결정되는 규칙에 따라 판단을 행한다.
비터비 디코딩 수단(102)은 결함된 비트 신호들(109 내지 112)을 수신하고, 비터비 프로세스에 의해 이를 디코딩한다. 그러면, 그 결과들은 비터비 디코딩 수단(102)에 의해 각각 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.5 kbps의 전송속도로 디코딩된 결과 신호들(125, 127, 127, 128)로서 출력된다. 또한, 비터비 디코딩 수단(102)은 신호들 (113, 114, 115, 116)을 출력하며, 이 신호들은 각각의 전송속도로 수신된 디코딩의 결과인 최종 경로 거리를 나타낸다.
제 1 전송속도 판정 수단(104)은 임계값 판정 수단(103)을 포함한다. 임계값 판정 수단(103)은 비터비 디코딩 수단으로부터 최종 경로 거리 신호(113, 114, 115, 116)를 수신하고, 각각의 전송속도에서 디코딩 결과의 신뢰성에 대한 초기 결정을 수행한다. 임계값 판정 수단은 각각의 전송속도에 대해 디코딩 결과의 신뢰성을 결정하기 위해 제공되는 임계값들(117, 118, 119, 120)을 수신한다. 각각의 전송속도의 개개에 대한 임계값들(117, 118, 119, 120)과 신호들(113, 114, 115, 116, 116)에 의해 표시되는 최종 경로 거리률 비교한 결과로서, 임계값 판정 수단(103)은 각각의 경우에 임계값이 검사된 특정한 전송속도에 대해 초과되는지의 여부를 표시하는 임계값 판정 신호들(121, 122, 123, 124)을 제공한다.
임계값 신호들(117, 118, 117, 127)은, 예를 들면 임계값들을 저장하기 위한 스위치들 혹은 비휘발성 메모리를 사용할 수 있는 조정가능한 구현에 따라 반 고정값(semi-fixed values)으로 설정되거나 하드 와이어드 구현 (a hard-wired implementation)에 따라 고정값으로 설정될 수 있다. 대안적으로, 각각의 전송속도에 대한 임계값들은 순차 논리 회로의 도움 혹은 현재의 코딩 동작의 결과에 근거한 마이크로코드 또는 소프트웨어 구현의 도움으로 동적으로 결정될 수 있다. 이렇게 결정된 임계값들은 입력 신호들(117, 118, 119, 120)로서 임계값 판정 수단(103)으로. 입력될 수 있으며, 프레임 단위에 기초해서 변경될 수 있다.
전송속도 결정 수단(105)은 각각의 수신된 데이터 프레임에 대한 전송속도를 결정한다. 상기에 기술된 바와 같이, 임계값 판정 신호들(121, 122, 123, 124)은 유망한 전송속도의 각각에 대한 디코딩 결과들에 대한 신뢰성의 초기 "고 은 고(go on go)" 결정을 수행한다. 임계값을 초과하는 결과는 특정한 임계값 판정 신호(121, 122, 123, 124) 상에서 "0" 의 값으로 표시될 수 있다. 임계값 판정 신호들(121, 122, 123, 124) 중의 하나의 신호만이 임계값 이하의 결과를 나타내면(" 1" 로서 표시됨), 임계값 이하의 결과에 대응하는 전송속도는 출력 (142)에 의해 표시되고 신호(125, 126, 127, 128) 중에서 대응하는 디코딩된 결과 신호는 전송속도 결정 수단 (105)에 의해 디코딩된 결과 출력 선로(140)로 전송된다. 그러나, 임계값 판단 신호들(121, 122, 123, 124) 중의 하나 이상의 신호가 임계값 이하의 결과를 나타내면, 전송속도 판정 시스템은 수신된 데이터 프레임에 대한 전송속도를 결정하는 정보를 제공하기 위해 또 다른 수단을 구비한다.
전송속도를 결정하는 정보를 제공하기 위해 또 다른 수단을 구비하는 전송속도 판정 시스템은, 제 1 전송속도 관정 수단(104)의 동작의 결과로서 전송속도 결정 수단(105)에 의해 하나 이상의 후보 전송속도가 확인될 때, 전송속도를 결정하기 위해 또 다른 정보를 제공하기 위한 제 2 전송속도 판정 수단(108)을 더 포함한다. 간단한 예로서, 후보 전송속도들은, 신호들(121, 122, 123, 124)이 "1" 의 임계 판정값을 갖는 전송속도와 동일 하지만, 전송속도 결정 수단(105)은 "1" 과 동일한 임계 판정 값들을 갖는 전송속도들 중에서 후보 전송속도를 선택하기 위한 또 다른 수단을 포함할 수 있다. 제 2 전송속도 판정 수단은 큰볼루견 인코딩 수단(106) 및 비트 비교 수단(107)을 합체한다. 콘볼루견 인코딩 수단(106)은 비터비 디코딩 수단(102)의 디코딩 결과 출력을 콘루션적으로 인코딩된 비트 시퀀스들로 다시 변환하는 데 사용한다. 콘볼루견 인코딩 수단(106)의 재인 코딩된 출력은 신호들(129, 130, 131, 132)로서 제공되고, 여기서 이 신호들은 제각기 1.2kpbs, 2.4 kbps, 4.8 kpbs, 9.6 kbps의 전송속도로 재인코딩된다.
비트 비교 수단(107)은 입력으로서 제각기 1.2kpbs, 2.4 kbps, 4.4 kpbs, 9.6 kbps의 전송속도에 대응하는 결합된 비트 신호들(109, 110, 111, 112)을 수신한다. 비트 비교 수단(107)은 또한 입려으로서 큰볼루견 인코딩 수단 (106)으로부터 재인코딩된 신호들(129, 130, 131, 132)을 수신한다. 이 비트 비교 수단(107)은 각각의 전송속도에 대해 비정합 비트들의 수의 카운트(counts)를 획득하기 위해 각각의 전송속도에 대한 결합된 비트 신호들 (109, 110, 111, 112)의 비트 열들과 재인코딩된 신호들(129, 130, 131, 132)의 비트 열들을 비교한다. 다음에, 비트 비교 수단(107)은 후보 전송속도로서 선택된 각각의 전송속도에 대한 각각의 비교 결과들(133, 134, 135, 136)로서 이들 카운트를 신호 선로(137)로 출력한다.
상기에 사용된 바와 같이, 제 2 전송속도 판정 수단(108)은 전송속도 결정 수단(105)에 의해 신호 선로(137)로 표시된 후보 전송속도에 대해서만 상기 기술된 동작을 수행한다. 제 2 전송속도 판정 수단(108)이 후보 전송속도를 나타내는 신호(137)를 수신하지 못한다면, 제 2 전송속도 판정 수단(108)은 동작하지 않는다.
그러나, 수신된 프레임에 대한 임계값 판정 신호들(121, 122, 123, 124)이 하나 이상의 후보 전송속도 선택 신호를 나타낸다면, 전송속도 결정 수단(105)은 결합된 비트 신호들(109, 110, 111. 112)과 신호 선로(137)를 통해 선택된 각각의 후보 전송속도에 대해 재인코딩된 신호들(129, 130, 131, 132)의 비트 비교를 수행하도록 신호 선로(137)를 통해 제 2 전송속도 판정 수단(108)에 신호를 전송한다. 이와 같은 경우에, 콘볼루션 인코딩 수단(106)은 디코딩된 신호들(125, 126, 127, 128)로부터의 후보 전송속도로 비터비 디코딩괸 신호를 콘볼루션적으로 재인코딩하는 데 사용된다. 비트 비교 수단(107)은 후보 전송속도로 결함된 비트 신호들 각각의 비트 열들과 후보 전송속도로 재인코딩된 신호들 각각의 비트 열들을 비교하고, 각각의 결함된 비트 신호들은 전송 속도 결정 수단(105)으로부터 신호 선로(137)를 통해 선택된 동일한 후보 전송속도로 재인코딩된 신호와 비교 된다. 비트 비교 수단(107)은 결합된 비트 신호들의 비트열과 정규화 후에 각각의 후보 전송속도에 대해 재인 코딩된 신호들 사이의 비정함 비트의 수를 나타내는 정규화된 비트 비교 출력들(133, 134, 135, 136)을 제공한다.
비트 비교 수단은 후보 전송속도 사이의 비례적인 관계에 의해 결정된 상수와 각각의 후보 전송속도에 대한 비정합 비트의 수를 곱함으로써 각각의 후보 전송속도에 대한 비정합 비트의 수를 정규화한다. 예를 들면, 후보 전송속도가 1.2 kbps와 9.6 kbps이면, 정규화는 1.2 kbps의 후보 전송속도에서의 비정합 비트의 수에 8을 곱하고 9.5 kbps의 후보 전송속도에서의 비정함 비트의 수에 1을 곱함으로써 수행된다. 당업자라면 정규화가 수행될 수 있는 많은 방법, 예를 들면 모드 전송속도에서 비정합 비트 수의 모두에 1 보다 큰 상수를 곱합으로써 정규화가 수행될 수 있다는 것을 인지할 수 있다. 또한, 특정한 전송속도, 즉 9.6 kbps에 대응하는 비정합 비트 수에 대한 정규화 상수로서 '1' 이 선택되면, 그런 특정한 전송속도에 대한 비정합 비트에 대해 곱셈이 수행될 필요가 없다.
전송속도 결정 수단(105)은 정규화된 비트 비교 출력들(133, 134, 135, 136)을 수신하고, 정규화된 최소의 비정함 비트 수에 대응하는 전송속도를 선택한다. 다음에, 전송속도 결정 수단은 디코딩된 신호들(125, 126, 127, 128) 중에서 선택된 전송속도로 디코딩핀 신호를 프레임에 대헤 디코딩된 결과로서 출력 선로(140) 상으로 출력한다. 전송속도 결정 수단(105)은 또한 수신된 데이터의 프레임에 대레 선택된 전송속도(142)를 제공한다.
이제, 본 발명의 실시예 1에 따른 전송속도 판정 시스템의 동작이 기술될 것이다. 전송속도 판정 시스템은 도 2에 도시된 콘볼루견 인코더와 같은 에러 정정 인코더에 의해 송신기내에서 디지털 정보가 인코딩되는 통신 시스템에 사용될 수 있다. 본 명세서에 기술된 실시예의 동작에 있어서, 각각의 데이터 프레임은 5 msec의 프레임 간격으로 인코딩되어, 전송속도가 1.2 kbps일 때 프레임당 비트의 수는 24 비트이고, 전송속도가 2.4kbps일 때 프레임당 비트 수는 12 비트가 된다. 전송속도가 4.8 kbps일 때, 프레임당 비트 수는 24 비트이고, 전송속도가 9.6 kbps일 메, 프레임당 비트 수는 48 비트이다.
송신기가 특정한 프레임에 대한 2.4 kbps의 전송속도를 선택하고 전송을 위해 콘루견적으로 인코딩되는 12 개의 정보 비트 "101011101000" 를 수신하는 경우에 대해, 송신기의 인코딩 동작의 일예가 기술될 것이다. 이진같 "0 0 0" 을 갖는 마지막 3 비트는 상기에 기술된 바와 같이 콘볼루견 인코더를 리셋하는 데 사용되는 가산된 비트들이다.
디지털 정보의 12 비트 프레임이 인코딩된 후에, 2.4kpbs로 다음의 비트 시퀀스, 즉 "비트열" 11100010000110010010110 0이 획득되고 전송된다.
도시된 바와 같이, 2.4 kbps의 전송속도로 전송하기 위해 인코딩된 상기 비트의 시퀀스가 9.6 kbps의 전송속도로 검출되면, 전송된 비트 시퀀스 또는 "비트열" 은 각각 4번 반복되는 비트의 시퀀스를 포함하는 것으로 나타날 것이다. 그러므로, 9.6 kbp7의 전송속도로 검출된 상기 전송된 비트 시퀀스는 다음에 보여진 것과 같은 비트의 시뭔스로 나타날 것이다.
llllllllll11000000000000
1l1100000000000000001111
ll11000000011110000000
ll1100001111111100000000
전송된 정보의 레벨들 사이에서 더 큰 차이를 제공하기 위해, 송신기는 이진값 "1" 을 갖는 비트를 심볼 "1" 로 변환시키고, 이진값 "0" 을 갖는 비트를 심볼 "-1" 로 변환시킨다 그러므로, 전송된 정보가 9.6 kbps의 전송속도로 검출됐을 때, 상기 프레임에 대한 실제 전송된 심볼열은 다음과 같다.
llllllll 1111-1-1-1-1-1-1 1-1-1-1-1-1
1111-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-lllll]
1111-1-1-1 1-1-1-1-lllll-1-1-1-1-1-1-1-1
1111-1 1-1 lllllllll-1-1-1-1-1-1-1-1
다음과 같이, 설명을 간략화하기 위해, 정보 전송 동안에 심볼 에러가 발생하지 않는다고 가정한다 그러므로, 전송된 정보 심볼들의 프레임, 즉 "심볼열" 은 전송 속도 판정 시스템의 비트 판정 수단(101)의 입력단에 나타난다.
다음에, 비트 판정 수단(101)은 결함된 비트 신호들(109, 110, 111, 112)을 형성하도륵 기대되는 상이한 전송 속도에 따라 수신된 심볼들을 결합한다. 이와 같은 동작은 각각의 전송속도에 대해 수신된 심볼들을 가산하는 2 단계 프로세스로서 수행되고, 이렇게 획득된 상기 가산된 신호들에 근거하여 수신된 비트들외 값들을 결정한다. 예를 들면, 기대되는 전송속도가 1.2 kbps일 때, 결합은 8 개의 연속적으로 수신된 심볼들 각각의 세트를 가산하고, 그 가산된 신호에 근거하여 수신된 신호들의 시퀀스를 결정함으로써 수행된다. 2.4 kbps의 전송속도에 대해, 각각 4 개의 연속적으로 수신된 신호들이 가산되어, 가산된 신호를 형성한다. 4.8 kbps의 전송 속도에 대해, 각각 2 개의 연속적으로 수신된 신호들이 가산되어, 가산된 신호를 형성한다. 상기 기술된 가산 프로세스에 따른 결합은 낮은 전송속도에 대해 비트 에너지 대 노이즈 전력 비율을 증가시킨다. 정의에 의해, 전송된 심볼 속도는 9.6 kbps의 최대 전송속도에 대해 최대이기 때문에. 비트 판정 수단(101)은 9.6 kbps 전송 속도로 결합된 비트 신호를 획득하기 위해 수신된 신호의 심볼들을 가산할 필요가 없다.
상기 기술된 비트 판정 수단(101)의 동작은, 5 msec의 고정된 프레임 간격을 가지며 최대 심볼량인 96 심볼의 포함하는 프레임에 대해 다음의 결과를 발생시킨다. 1.2 kbps의 전송속도에서 검술된 신호의 프레임당 심볼량은 12 심볼이고, 2.4 kbps의 전송속도에 대하여는 24 심볼이며, 4.8 kbps의 전송속도에 대하여는 48 심볼이고, 9.5 kbps의 전송속도에 대하여는 96 심볼이다.
정보 전송동안 에러가 발생하지 않는다고 가정하면, 1.2 kbps의 가능성 있는 전송속도에 가산을 한 후의 심볼열은,
8, 0, -8, 0, -8, 0, 0, 0, -8, 0, 9, -8
이 된다.
그러나, 수신된 신호가 2.4 kbps의 전송속도에 따라 가산되면, 심볼열은,
4, 4, 4, 4, -4, -4, 4, -4, -4, -4, 4, 4, 4, -4, -4. 4, -4, -4, 4, -4, 4, 4, -4, -4
가 된다.
수신된 신호가 4.8 kbps의 전송속도에 따라 가산되면, 심볼열은,
2, 2, 2, 7, 7, 7, -2, -2, -2, -2, -2, -2, 2, 2, -2, -2, -2, -2. -2, -2, -2, -2, 2, 2, 2, 2, -2, -2, -2, -2, 2, 2, -2, -2, -2,
-2. 2, 2, -2, -2. 2, 2, 2, 2, -2, -2, ·2, -2
가 된다.
수신된 신호가 9.6 kbps의 전송속도로 가산되면 심볼열은,
1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, -1, -1, -1, -1, -1, -1, 1, -1, -1, 1, -1, -1, 1, 1, 1, 1, -1, -1, -1, 1, -1, 1, -1,
1, -1, -1, -1, -1, -1, -1, -1, 1, 1, 1, 1, 1, 1, 1, 1, 1, -1, -1, -1, -1, -1, 1, -1, -1, 1, 1, 1, 1. -1, -1, -1, -1, -1, -1,
-1, -1, 1, 1, 1, 1, -1, -1, -1, -1, 1, 1, 1, 1, 1, 1, 1, 1, -1, -1, -1, -1, -1, -1, -1, -1
이 된다.
기대되는 전송속도에 따라 수신된 신호를 가산된 신호들에 가산한 후에, 비트 판정 수단(101)은 각각의 가산된 신호들의 비트 값들의 시퀀스를 결정하고 결합된 비트 신호들(109, 110, 111, 112)로서 상기 시퀀스를 출력한다.
그러므로, 1.2 kbps의 전송속도로 수신된 심볼 시퀀스에 대한 결합된 비트 신호(109)는,
110101110110 (A)
이다.
2.4 kbps의 전송속도로 수신된 심볼 시퀀스에 대한 결함된 비트 신호(110)는,
l1100010001100100101100 (B)
이다.
4.8 kbps의 전송속도로 수신된 심볼 시퀀스에 대한 결합된 비트 신호(111)는,
llll110000001100000000111 (C)
100001100001100111100
이다.
9.8 kbps의 전송속도로 수신된 심볼 시퀀스에 대한 결합된 비트 신호(112)는,
llllllllll110000000000001 (D)
l1100000000000000000111111
1100000000111100000000111
100001111111100000000
이다.
전술한 결합된 비트 신호들로부터 알 수 있는 바와 같이. 프레임이 실제로 전송된 전송속도 이외의 전송속도로 획득되는 결함된 비트 신호는 비트 결정에 중대한 오류를 발생시킨다.
비터비 디코딩 수단(102)은 결합된 비트 신호들(109, 110, 111, 112)을 수신하고, 디코딩 결과들(125, 126, 127,128)과 각각의 전송속도 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps에 대해 각각의 최종 경로 거리(113, 114, 115,116)를 얻기 해, 전술한 바와 같이 비터비 디코딩 방법에 따라 결합된 비트 신호들을 디코딩한다. 여기에서, 비터비 디코딩 동작은 이미 전술한 설명에 제시되었으므로 상세하게 기술될 필요가 없다. 본 명세서에서 (A),(B), (C), (D)로서 설명된 바와 같은 결합된 비트 신호들의 결과로서, 비터비 디코딩 수단은 임계 판정 수단 (103)에 최종 경로 거리(113, 114, 115, 116)률 제공하고, 이 최종 경로 거리는 1.2 kips, 2.4 kbps, 4.8 kbps, 9.6kbps의 각 전송속도에 대해 2, 0, 7, 12의 값을 갖는다.
임계 판정 수단(103)은 수신된 최종 경로 거리의 값을 정규화하고, 이들 중 소정의 값을 정규화하고 이들 중 소정의 값이 대응하는 임계값들(117, 118, 119, 120)을 초과하는지의 여부를 판정한다. 정규화는 특정한 전송속도와 최대 전송속도 사이의 비례적인 관계에 의해 결정된 상수화 각각의 전송속도에 대해 획득된 최종 경로 거리간을 곱함으로써 수행된다. 예를 들면, 최대 전송속도가 9.6 kbps로 설정되면, 정규화는 최종 경로 거리값에 8을 곱함으로써 1.2kbps의 전송속도에서 획득된 최종 경로 거리에 대해 수행된다. 9.6 kbps의 전송속도에 대해 획득된 최종 경로 거리는 1만이 곱해지는데, 이는 9.6 kbps가 최대 전송속도이기 때문이다. 그러므로, 년 실시예에서 사용하기에 적절한 정규화 상수들은 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.8 kbps의 전송속도에 대해 각각 8, 4, 2. 1이다. 본 실시 예에 대해 정규화된 최종 경로 거리같은 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.8 kbps의 전송속도에 따라 디코딩된 신호에 대해 각각 16, 0, 14, 12가 된다.
계속적으로, 임계값(117, 118. 119, 120)은 각각 값 "5" 로 설정된다. 여기에서, 전송을 위해 사용된 실제의 2.4 kbps 전송속도 이외의 기대되는 전송속도로 디코딩될 때 획득되는 최종경로 거리가 모든 경우에 "5" 로 설정된 임계값을 초과한다는 것은 명백하다. 임계값 판정 수단(103)은 기대되는 전송속도에 대한 대응하는 임계값(117, 110, 119, 120)과 각각의 최종 경로 거리 신호들(117, 118, 119, 120)을 비교한다. 특정의 전송속도에 대한 최종 경로 거리의 정규화된 갈이 이에 대웅하는 임계값을 초과하지 않는다면, 임계값 판정 수단(103)은 특정의 전송속도에 대한 디코딩 결과가 고신뢰성을 갖는다는 것을 임계 판정값 '1" 을 출력한다. 임계 판정값은 디코딩된 신호의 전송속도에 대응하는 선로들(121, 122, 123, 124) 중 특정의 선로상으로 출력된다.
그러나, 특정의 전송속도에 대한 최종 경로 거리의 정규화된 갈이 이에 대응하는 임계값을 초과한다면, 임계값 판정 수단(103)은 특정의 전송속도에 대한 디코딩 결과가 고신뢰성을 갖지 못하다는 것을 나타내는 임계 판정값 "0" 을 출력한다. 본 명세서에 기술된 실시예에 있어서, 임계값 판정 수단(103)은 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps의 각 전송속도에 대한 임계 판정값 "0" , "1" , "0" , "0" 을 선로들(121, 122, 123, 124) 상으로 출력한다. 당업자라면 제 1 전송속도 판정 수단(104)이 임계값 판정에 도달하도록 더욱 복잡한 연산을 수행하는 부가적인 논리 회로를 합체할 수 있을 것이라는 것을 인지할 수 있다. 이와 같은 부가적인 논리 회로는 ROM, PROM, EEPROM 메모리로 구현될 수 있는 것과 같이 제어가능하지만 고정 흑은 비취발성의 장치를 사용하여 구현되거나 하드 와이어드 형태로 구현될 수 있다.
임계 판정값 "1" 이 출력 선로들(121,122,123,124) 중 하나의 선로상에만 나타날 때, 전송속도 결정 수단 (105)은 특정의 임계 판정값에 대응하는 전송속도를 정확한 속도로서 선택한다. 전송속도 결정 수단(105)은 선로(142) 상에 결정된 전송속도를 출력하고 결정된 전송속도로 출력 선로(140)에 비터비 디코더(102)의 디코딩 된 결과 출력을 전송한다. 이와 같은 실시예에 있어서. 2.4 kbps의 전송속도로 디코딩된 신호의 최종 경로 거리에 대해서만 임계 판정값이 "1" 이기 때문에, 전송속도 결정은 2.4 kbps가 된다. 전송속도 결정의 표시는 출력 선로(142) 상에 제공된다. 이러한 실시예에 있어서, 상기 디코딩에 대한 최종 경로 거리가 하나의 전송속도에 대해서만 임계 판정값 "1" 로 될 때, 제 2 전송속도 판정 수단(108)은 전송속도 결정에 있어서 중요한 역할을 하지 않는다.
그러나, 임계 판정 수단(103)이 하나 이상의 전송속도로 디코딩하기 위해 획득된 최종 경로 거리들에 근거 하여 임계 판정값 "1" 을 출력하는 경우에 있어서, 제 2 전송속도 판정 수단(108)은 수신된 데이터의 프레임의 전송속도를 결정할 때 전송속도 결정 수단에 도움이되는 다른 동작을 수행하게하는 신호를 전송한다. 전송속도 결정 수단(105)은 선로(137)를 통해 프레임을 수신하도륵 정확한 전송속도를 선택하는 다른 동작들이 수행되는 후보 전송속도들을 나타내는 신호를 제 2 전송속도 판정수단으로 전송한다.
제 2 전송속도 판정 수단(108)의 동작은, 각각의 전송속도 1.2 kbps 및 2.4 kbps에 대해 신호 선로들(121,122) 상에 나타나는 임계 판정값은 "1" 이지만, 신호 선로들(123. 124) 상의 다른 전송속도에 대한 임계값은 "1" 이 아닌 실시예에 대하여 이제 기술될 것이다. 임계값 판정 신호들(121, 122, 123, 124)에 근거하여, 전송속도 결정 수단(105)은 후보 전송속도 1.2 kbps 및 2.4 kbps가 확인되었음을 나타내는 신호(137)를 제 2 전송속도 판정 수단(108)으로 제공한다.
다음에, 콘볼루션 인코딩 수단(106)은 각각 1.2 kbps와 2.4 kbps의 전송속도에 대해 획득된 디코딩된 결과 신호들(125, 126)을 재인코딩하고, 선로들(129. 130) 상의 재인코딩된 신호들을 비트 비교 수단(107)로 출력한다. 비터비 디코딩 수단(102)에 의해 수행되는 디코딩 동작의 상세한 설명은 전술되었으므로, 더 이상 상세히 설명될 필요가 없다. 그러므로, 1.2 kbps 전송속도로 수신된 프래임에 대한 디코딩 결과(125)는 "110000"이 되고, 2.4 kbps 전송속도로 수신된 프레임에 대한 디코딩 결과(126)는 "101011101000"이 된다.
콘볼루션 인코딩 수단(106)에 의해 디코딩 결과 신호들(125, 126)을 재인코딩한 결과는 다음과 같이 각각의 전송속도 1.2 kbps. 2.4 kbps에 대해 재인코딩된 비트 시퀀스(1')과 (2')을 발생시킨다.
"100101110000" (A')
"l11000100001100100101100" (B')
일실시예에서, 각각의 후보 전송속도 1.2 kbps와 2.4 kbps에 대해, 비트 비교 수단(107)은 비트 판정 수단 (101)로부터의 결함된 비트 신호들과 콘볼루션 인코딩 수단(106)으로부터 출력된 재인코딩된 신호들을 비교한다. 본 실시예에 있어서, 1.2 kbps 전송속도에 대해 결합된 비트 신호(109)는 (A)로서 전술되어 확인된 비트열로 나타내어지는 바와 같은 값을 갖는다. 이 결합된 비트 신호(109)는 상기 (A')과 같이 확인된 비트열로 나타내어진 값을 갖는 재인코딩된 출력 신호(129)와 비교된다. 마찬가지로 방법으로, 2.4 kbps의 전송속도에 대해, 전술된 (B)와 같이 확인된 결합된 비트 신호(110)는 상기 (B')과 같이 확인된 재인코딩된 출력 신호(130)와 비교된다.
이러한 비교의 결과로서, 각각의 후보 전송속도에 대해, 비트 비교 수단(107)은 각각의 결합된 비트의 비트열과 재인코딩된 신호의 비트열 사이의 비정함 비트 수의 카운트를 발생시킨다. 그러므로, 1.2 kbps 전송속도에 대해, 결합된 비트 신호(A)와 재인코딩된 출력 신호(A')가,
"110101110110" (A)
"100101110000" (A')
일 때, 비정합 비트의 수는 3이다 이 수자는 전송속도 결정 수단(105)로 출력되기 전에 정규화될 수 있는 카운트로서 보존된다.
2.4 kbps 전송속도에 대해, 결합된 비트 신호(B)와 재인코딩된 출력 신호(B')가.
"l11000100001100100101100" (B)
"l11000100001100100101100" (B')
일 때, 비정합 비트의 수는 0이다. 이 수자는 전송속도 결정 수단(105)로 출력되기 이전에 정규화될 수 있는 카운트로서 보존된다.
다음에, 비정합 비트의 카운트는 각각의 후보 전송속도에 대해 정규화된다. 정규화는 1.2 kbps 전송속도에 대한 비정함 비트 카운트에 8을 곱하고. 2.4 kbps 전송속도에 대한 비정합 카운트에 4를 곱하며, 4.8 kbps 전송속도에 대한 비정함 비트 카운트에 2를 곱함으로써 행해진다. 정규화된 비정함 비트 카운트는 선로(133, 134, 135, 136) 상으로 출력되어 전송속도 결정 수단(105)으로 전송된다. 이와 같은 실시예에 있어서, 1.2 kbps 전송속도에 대한 정규화된 비정합 비트 카운트(133)는 값 "24" 를 갖고, 1.2 kbpg 전송속도에 대한 정규화된 비정함 비트 카운트(134)는 값 "0" 을 갖는다.
전송속도 결정 수단(105)은 최소 비정합 비트 카운트가 획득되는 전송속도를 선택한다. 디코딩 이론은 큰 비정합 비트 카운트일 수록 전송을 오류 전송속도로 디코딩하기 쉽다는 것을 나타내기 때문에, 이와 같은 방법으로 전송속도를 선택하는 것은 디코딩 이론과 일치한다. 이와 같은 실시예에 있어서, 2.4 kbps 전송속도는 수신된 데이터의 프레임에 대한 전송속도 판정 결과가 되도록 결정된다.
본 발명의 바람직한 실시예 1의 전술한 설명에 있어서, 콘볼루션 디코딩과 비터비 더코딩의 선택과 동작은 임의의 방법을 제한하기 보다는 예시적인 것으로 이해되어야 한다. 본 발명은 콘볼루션 에러 정정 코드와 같은 데이터 코딩 또는 이와 동일한 비터비 디코딩에만 국한되지 않는다. 마찬가지로, 본 발명에 대한 측정의 인코딩 방법을 적용하기 위한 유일한 요건은 디코딩 결과와 디코딩 결과의 신뢰성을 나타내는 파라미터를 제공 하는 디코딩 방법을 전제해야 한다는 것이다.
이제, 본 발명의 실시예 2에 따른 코드 분할 다중 접속(Code Division Multiple Access : CDMA) 수신기의 구조와 동작은 도 5를 창조하여 기술될 것이다. CDMA 수신기는, 송신기가 하나 이상의 데이터 프레임들을 전송하기 위해 사전결정된 전송속도의 그룹으로부터 전송속도를 선택할 수 있는 통신 시스템에 사용된다. 이와 같은 통신 시스템은 프레임의 지속기간에 대웅하는 주어진 간격으로 전송될 수 있는 디지털 정보의 양에 근거하여 전송속도 선택이 행해질 수 있으며, 여기에서 프레임 지속기간은 전송속도에 관계없이 일정하다. 이와 같은 CDMA 통신 시스템에 있어서, 전송되는 디지털 정보는 에러 정정 코드로 인코딩 되며. 의사 랜덤 스프레드 코드(pseudo-random spread code)와 곱해짐으로써 전송용으로 변조된다. 이와 같은 곱셈의 결과로, 통상적으로 무선이지만 유선 혹은 광학 유도 매체(optically guided media)일 수 있는 전송 채널 매체를 통해 전송 될 스프레드 스펙트럼 변조된 신호가 발생된다. 이와 같은 CDMA 시스템에서 사용되기 위해, CDMA 수신기 는 수신된 프레임에서 검출된 데이터로부터 취합된 특성들로부터 각각의 수신된 데이터의 프레임에 대한 전송속도를 결정할 수 있어야 한다.
본 발명에 따라 구성된 CDMA 수신기의 구성의 일예가 도 5에 도시된다. 도 5에 있어서, 아날로그 디지털 (A/D) 변환 수단(201)은 검출된 아날로그 신호(200)를 디지털 형태로 변환하고, 이렇게 변환된 디지털 신호 (207)를 출력하는 데 사용된다. 참조 번호들(202, 203, 204)은 복조 수단, 또는 디스프레딩 수단 혹은 "핑거 회로(finger curcuits)" 로 알려진 수단이며, 이는 전송 신호의 두 개 이상의 상이한 다중경로 성분들로부터 수신된 심볼 신호들(208, 209, 210)을 추출하는 데 사용된다. 이 복조 수단(202, 203, 204)은, 전송용 신호를 스프레드 코드 변조하는 데 사용된 것과 같은 동일 위상으로 설정된 동일 스프레드 코드와 검출된 디지털 신호(207)를 곱함으로써, 수신된 심볼들을 추출한다. 각각의 복조 수단(202, 203, 204)은 다중경로 성분들의 도달 시간의 상대적 차이에 대응하는 특정한 수신 타이밍으로 심볼 추출을 수행한다. 등위상 부가 수단(205)은 상이한 도달 시간에 대한 이 되는 수신된 심볼들(208, 209, 210)을 가산하는 데 사용되고. 결과들을 결합된 검출 심볼 신호(211)로서 원인출력한다.
전송속도 판정 시스템(206)은 본 발명의 실시예 1의 설명에 따라 구성되고 동일한 방법으로 동작한다. 전송 속도 판정 수담(206)은 입력으로서 결합된 검출 심볼 신호(211)를 수신하여 판정 결과로서 신호(220)를 출력한다. 결합된 검출 심볼 신호(211)를 사용하여, 전송속도 판정 수단(206)은 제 1 전송속도 판정 수단(105) 혹은 제 2 판정 수단(108)에 따라 수신된 데이터의 프레임에 대한 전송속도를 결정하며, 이들 판정 수단들은 전술 된 바와 같이 전송속도 판정수단(206) 내에서 합체된다. 이와 같은 경우에 있어서, 고정된 임계값들(117, 118,119, 120)은 전송속도 판정 수단(206)의 임계값 판정 수단(103)에 입력으로서 사용하기에 적절하다.
이제, 본 발명의 실시예 2에 따라 구성된 CDMA 수신기의 동작이 기술될 것이다. 이하의 설명에 있어서, CDMA 수신기의 A/D 변환 수단(201)의 입력단에서 검출된 신호는 베이스밴드(baseband) 주파수로 가정될 수 있다.
도 6a는 디지털 정보 신호(601)이 전송용의 스프레드 스펙트럼 변조된 정보 신호(605)를 발생하도록 의사 랜덤 코드(603)에 의해 변조되는 방법의 일예를 도시하는 도면이다. 통상적으로, 스프레드 스펫트럼 변조된 정보 신호는 무선 혹은 다른 무선 주파수 전송 매체를 통해 전송되기 위해 전송 주파수로 시프팅될 수 있지만, 스프레드 스펙트럼 기술들은 다른 전송 매체에 사용되도록 고려될 수도 있다 이와 같은 주파수 시프팅 기술들은 널리 알려져 있으므로 상세히 설명될 필요가 없다.
무선 이동 통신 환경에 있어서, 전송된 신호들은 빌딩 혹은 다른 인공물 또는 자연물 등과 같은 물체들에 의한 전송된 신호의 반사를 통해 다중경로 성분 신호들로 분할된다. 그러므로, 전송된 신호는 이동 통신 수신기에 다수의 다중경로 성분 신호들로서 수신되고, 다중경로 성분 신호들은 수신된 다중경로 성분들이 수신되는 경로의 상대적 길이에 따라 상이한 수신 시간으로 도달한다.
도 6b는 CDMA 수신기의 아날로그 디지털(A/D) 변환 수단(201)의 입력단에서 검출된 신호의 다중경로 성분들의 일예를 도시한 도면이다. 전송된 신호의 제 1 다중경로 성분에 대응하는 수신 타이밍으로 도판하는 검출된 신호가 신호(607)로서 도시된다. 제 2 다중경로 성분에 대웅하는 약간 지연된 수신 타이밍으로 도달하는 또 다른 검출된 신호가 신호(609)로서 도시된다. 마지막으로, 제 3 다중경로 성분에 대웅하는 또 다른 지연된 수신 타이밍으로 도달하는 제 3의 검출된 신호가 신호(611)로서 도시된다. 수신 타이밍에서 변화하지 않은 검출된 신호들(607, 609, 611)의 조합의 결과는 도 6에 도시된 입력의 검술된 디지털 신호(613)로서 나타난다.
그러므로, 검출된 신호(207)는 다중경로 성분들을 포함하며, 여기서 다중경로 성분들은 변조 수단(202, 203, 204)에 의해 이들 각각의 수신 타이밍에 따라 개별적으로 복조될 수 있다. 이렇게 수행된 복조 프로세스의 결과에 의해 검출된 신호(208, 209, 210)가 발생된다. 그러면, 검출된 심볼 신호들(208, 207, 210)은 전송속도 판정 시스템(206)에 입력되는 단일의 결합된 신호(211)가 형성되도록 동위상 부가 수단(205)에 의해 동위상으로 부가된다. 그 결과, 상기 전송속도 판정 시스템(206)은 본 발명의 실시예 1에서 기술된 프로세스에 따라 수신된 데이터의 프레임의 전송속도를 결정한다. 그러면, 이들 결과들은 전송속도 판정 시스템(206)에 의해 전송속도의 결정과 전송속도로 디코딩된 결과로서 출력된다.
이하, 도 7을 참조하여 본 발명의 실시예 3에 따라 구성된 CDMA 수신기의 실시예가 기술될 것이다. 도 7에 도시된 바와 같이, CDMA 수신기는 검출된 아날로그 신호(301)를 디지털 신호로 변환하는데 사용되는 아날로그 디지털(A/D) 변환 수단(301)을 포함한다. 다수의 스프레드 스펙트럼 복조 수단들(302, 303, 304)은 할당된 스프레드 코드 위상과 각각의 다중경로 성분에 대응하는 수신 타이밍에 따라 검출된 디지털 신호(301)내에 포함된 다중경로 성분들을 변조하는 데 사용된다. 도 7에 복조 수단의 수가 3개로 도시되어 있지만. 당업자라면 수신기의 성능의 향상에 따라 복조 수단의 수가 부가적으로 중가될 수 있음을 이해할 것이다. 그렇지만, 본 명세서에 기술된 본 발명의 실시 예에서는 하나의 복조 수단만으로도 본 발명의 장점을 구현할 수 있다. 스프레드 스펙트럼 전송을 복조하는 데 사용되는 수신기에 관해서, 복조 수단들은 또한 디스프레딩 (despreading) 수단 및 "핑거 회로" 로 지칭된다.
복조 수단들(302, 303, 304)은 착신 전송의 다중경로 성분들 각각에 대응하는 검출된 심볼들의 스트림을 제 각기 포함하는 복조된 출력 신호들(314, 315, 316)을 발생한다. 이들 복조 수단들(302, 303, 304)은 또한 각각의 복조된 신호들(314, 315, 316)에서 검출된 전력을 대표하는 신호 상관관계 레벨(signal correlation levels)을 나타 내는 신호들(311, 312, 313)을 출력한다. 결합 수단(305)은 각각의 수신 타이밍을 조정한 후에 복조된 신호들 (314, 315, 316)을 가산하여 결합함된 복조 신호(317)가 발생되도록 하는 데 사용된다.
또한, CDMA 수신기는 전술한 본 발명의 실시예 1의 설명에서 기술된 것과 같은 전송속도 판정 수단(306)올 포함한다. 상기 전송속도 판정 수단(306)은 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps 각각의 전송속도에 대해 결합된 복조 신호(317)와 임계값들(320, 321, 322, 323)을 입력으로서 수신하고, 전술한 전송속도 판정 수단의 설명에서 기술된 것과 같은 디코딩된 결과 출력(325) 및 전송속도 결정 신호(327)를 발생한다.
CDMA 수신기는 검출된 디지털 신호(310)에서 전체 전력의 크기를 나타내는 전체 검출된 전력 신호(318)를 발생하는 전체 수신된 전력 측정 수단(307)을 또한 포함한다. 전송 상태 예측 수단(308)은 입력, 즉 전체 검출된 전력 신호(318)와 검출된 전력신호들(311, 312, 313)에 근거하여 전송상태 예측 신호를 제공하는 데 사용된 다 전송 상태 예측 수단(308)은 제각기 검출된 전력 신호들(311, 312, 313)로 표시된 신호 전력과 전체 검출된 전력 신호(318)로 표시된 전력의 비율을 계산함으로써 전송 상태 예측을 결정한다. 그 후, 상기 신호 전력의 비율은 전송 상태 예측 신호(319)를 제공하기 위해 평균을 취하는 것과 같이, 전송 상태 예측 신호(319)는 소정의 시점에 퍼져있는 전송 채널의 상태를 나타내는 신호를 제공하는 데 사용된다.
임계값 결정 수단(309)은 데이터의 프레임이 수신되는 여러 가지 가능한 전송속도, 즉 1.2 kbps, 2.4 kbps, 4.8 kbps, 9.6 kbps에 대응하는 독립적으로 할당가능한 임계값들(320. 321, 322, 323)의 세트를 제공하는 데 사용 된다. 이들 임계값은 전송 상태 예측 수단(308)으로부터 수신된 전송 상태 예측 신호(319)에 따라 임계값 결정 수단(309)에 의해 결정된다. 다수의 임계값들(320, 321, 322, 323)을 결정하기 위해, 전송 상태 예측 신호(319)의 상이한 값에 대웅하는 임계값의 세트를 제공하는 테이블 참조 방안(table look-up method)은 적절한 여러 방 안들 중 하나로서 입증된 것이다.
이하, 본 발명의 실시에 3에 따라 구성된 CDMA 수신기의 동작이 기술될 것이다. 검출된 베이스밴드 전송 신호는 안테나 및 전단 주파수 튜너 조합(front-end frequency tuner combination)과 같은 검출 장치로부터 A/D 변환 수단(301)으로 입력된다. A/D 변환 후. 디지털 검출 신호(310)는 복조 수단들(302, 303, 304)로 입력되고, 이들 복조 수단은 검출된 디지털 신호(310)의 개별적인 다중경로 성분들을 복조하고 복조된 출력 신호들 (314,315,316)을 결합 수단(305)에 제공한다. 검출된 전력 신호들(311,312,313)은 각각의 수신 타이밍에서 검출된 디지털 신호(310)의 각각의 다중경로 성분들을 의사 랜덤 스프레드 코드의 할당된 위상과 상호관련(correlate)시키는 공지의 프로세스에 의해 검출된 디지털 신호(310)로부터 발생된다. 그 후, 결합 수단(305)온 각자의 수신 타이밍을 조정한 후에 복조 신호들(314, 315, 316)을 결합하여 전송속도 판정 시스템(306)으로 입력되는 결합된 복조된 신호(317)가 발생되도록 한다.
전체 수신된 전력 측정 수단(307)은 또한 디지털 검출된 신호(310)를 수신하고 전송에 포함된 신호 전력을 나타내는 전체 수신된 전력 신호(318)를 출력한다. 전체 수신된 전력 신호는 각각의 전송 다중경로 성분에 대해 검출된 전력 신호들(311, 312, 313)과 함께 전송 상태 예측 수단(308)에 입력되며, 이로 인해 전송 상태 예측 신호(319)가 입력으로서 발생된다. 그 후, 임계값 결정 수단(309)은 전송 상태 예측 신호(319)를 사용하여,임계값들(320, 321, 322, 323)의 세트를 결정하고, 이들 임계값 세트는 이미 수신된 검출 심볼들의 프래임의 전송속도를 결정하는 데 사용되는 전송속도 판정 시스템(306)에 제공된다. 그러면, 전술한 본 발명의 실시예 1의 전송속도 판정 시스템의 설명에서 기술된 바와 같은 방식으로, 전송속도 판정 시스템(306)은 전송속도로 전송속도 판정 신호(327)와 이 전송속도로 디코딩된 결과의 신호(325)가 출력되도록 동작한다.
전술한 설명을 살펴보면, 본 발명의 실시예에 따른 CDMA 수신기의 동작은 채널의 전송 상태(즉, 다중경로 성분들의 상대적인 세기(strength))에 웅답하여 동적인 조정을 제공함을 이해할 것이다. 이와 같은 조정은 전송의 다중경로 신호 성분들의 상대적인 세기를 나타내는 전송 상태 예측 신호(319)에 따라 임계값들(320, 321,322, 323)을 선택함으로써 수행된다.
본 발명은 소정의 바람직한 실시예에 따라 상세히 기술되었지만, 당업자에 의해 여러가지 변형 및 변경이 이루어질 수 있다. 따라서, 본 발명은 본 발명의 정신 및 범위내에서 이와 같은 모든 변형 및 변경을 포함하기 위해 특허청구범위로 정의된다.
본 발명은 디지털 통신 수신기에 관한 것으로, 구체적으로는 디지털 통신 수신기에서 수신된 데이터 프레 임을 에러-정정 인코딩한 후에 다수의 전송속도 중 선택된 하나의 전송속도로 전송된 상기 수신된 데이터 프레임의 전송속도를 결정하기 위한 시스템 및 방법에 관한 것이다.
몇몇의 가변 속도 전송 시스템, 특히 전송된 데이터를 검출하기 위한 수신기에 의해 사용되어지는 전송속도를 표시하는 신호가 전송되지 않는 가변 속도 전송 시스템에 관한 예가 있다. 본 발명은 디코딩 프로세스의 결과로서 획득된 정보로부터 수신된 데이터 프레임이 전송된 전송속도로 전송속도를 결정하기 위한 시스템 및 방법의 제공에 관한 것이다.

Claims (24)

  1. 다수의 전송속도 중 하나의 전송속도로 전송된 인코딩된 통신 신호의 실제 전송속도를 결정하기 위한 방법에 있어서, (a) 다수의 디코딩된 신호들을 발생하기 위해 상기 다수의 전송속도로 상기 인코딩된 통신 신호를 디코딩하는 단계와, (b) 상기 디코딩된 신호들의 각각에 대웅하는 디코딩 신뢰성 파라미터를 결정하는 단계와, (c) 상기 디코딩 신뢰성 파라미터들에 근거하여 상기 인코딩된 통신 신호가 신뢰성있게 디코딩되는 하나 이상의 후보 전송속도를 확인하는 단계와. (d) 상기 하나 이상의 후보 전송속도로부터 상기 실제 전송속도를 결정하는 단계를 포함하는 실제 전송속도를 결정하기 위한 방법,
  2. 제 1 항에 있어서, 상기 실제 전송속도는 후보 전송속도의 수가 하나이면, 상기 후보 전송속도로 결정되는 실제 전송속도를 결정하기 위한 방법.
  3. 제 1 항에 있어서, 상기 실제 전송속도는 후보 전송속도가 하나 이상이면. (a) 각각의 후보 전송속도에 대해, 상기 디코딩 단계에서 상기 후보 전송속도로 인코딩된 상기 인코딩된 신호를 재인코딩하는 단계와, (b)각각의 전송속도에서, 상기 후보 전송속도로 인코딩된 상기 재인코딩된 통신 신호와 상기 인코딩된 퉁신 신호
    를 비교하는 단계와, (c) 가장 근접한 비교 결과가 발생하는 상기 인코딩된 통신 신호의 실제 전송속도를 결정하는 단계를 수행함으로써 결정되는 실제 전송속도를 결정하기 위한 방법.
  4. 제 3 항에 있어서, 상기 비교 단계는 상기 인코딩된 퉁신 신호와 상기 후보 전송속도로 인코딩된 재인코딩된 통신 신호 사이의 비정함 비트 수를 결정하는 단계를 포함하는 실제 전송속도를 결정하기 위한 방법.
  5. 제 1 항에 있어서, 상기 확인 단계는 상기 디코딩 신뢰성 파라미터들과 임계값들을 비교함으로써 수행되는 실제 전송속도를 결정하기 위한 방법.
  6. 제 5 항에 있어서. 상기 임계값들은 측정된 수신 조건들에 근거하여 결정되는 실제 전송속도를 결정하기 위한 방법
  7. 제 6 항에 있어서. 상기 측정된 수신 조건들은 상기 통신 신호의 다수의 다중경로 성분들에서 수신된 전력을 측정함으로써 결정되는 실제 전송속도를 결정하기 위한 방법.
  8. 제 7 항에 있어서, 상기 측정된 수신 조건들은 상기 인코딩된 통신 신호에서 전체 수신된 전력을 측정함으로써 결정되는 실제 전송속도를 결정하기 위한 방법.
  9. 제 8 항에 있어서, 상기 측정된 수신 조건들은 상기 전체 수신된 전력에 대한 다수의 다중경로 성분들 중 적어도 하나에서 수신된 전력의 비율을 하나 이상 계산함으로써 결정되는 실제 전송속도를 결정하기 위한 방법.
  10. 다수의 전송속도 중 하나의 속도로 전송된 인코딩된 통신 신호의 실제 전송속도를 결정하기 위한 시스템에 있어서, 다수의 디코딩된 신호들 및 상기 디코딩된 신호들의 각각에 대한 디코딩 신뢰성 파라미터를 발생시키도록 상기 다수의 전송속도로 상기 인코딩된 통신 신호를 디코딩하기 위한 수단과, 상기 디코딩 신뢰성 파라미터들에 근거하여 상기 인코딩된 통신 신호가 신뢰성 있게 디코딩되는, 하나 이상의 후보 전송속도를 확인하기 위한 수단과, 상기 하나 이상의 후보 전송속도로부터 상기 실제 전송속도를 결정하기 위한 수단을 포함하는 실제 전송속도를 결정하기 위한 시스템.
  11. 제 10 항에 있어서, 상기 결정 수단은, 상기 인코딩된 신호들이 상기 디코딩 수단에 의해 디코딩된 동일한 후보 전송속도로 상기 디코딩된 신호들의 각각을 재인코딩하기 위한 수단과, 상기 재인코딩된 신호들과 상기 인코딩된 통신 신호를 비교하기 위한 수단과, 상기 비교의 결과에 근거하여 상기 인코딩된 통신 신호의 상기 실제 전송속도를 결정하기 위한 수단을 포함하는 실제 전송속도를 결정하기 위한 시스템.
  12. 제 11 항에 있어서,상기 비교 수단은 상기 인코딩된 통신 신호와 상기 재인코딩된 신호들을 사이의 비정합 비트의 수를 결정하는 실제 전송속도를 결정하기 위한 시스템.
  13. 제 10 항에 있어서, 상기 확인 수단은 상기 디코딩 신뢰성 파라미터들과 임계값들을 비교하기 위한 수단을 포함하는 실제 전송속도를 결정하기 위한 시스템
  14. 제 13 항에 있어서, 측정된 수신 조건들에 근거하여 상기 임계값들을 결정하기 위한 수단을 더 포함하는 실제 전송속도를 결정하기 위한 시스템
  15. 제 14 항에 있어서, 상기 측정된 수신 조건들은 상기 인코딩된 통신 신호의 다수의 다중경로 성분들 내에 수신된 전력의 측정 값들에 근거하는 실제 전송속도를 결정하기 위한 시스템.
  16. 제 15 항에 있어서, 상기 측정된 수신 조건들은 상기 인코딩된 통신 신호내의 전체 수신된 전력의 측정값에 근거하는 실제 전송속도를 결정하기 위한 시스템.
  17. 제 16 항에 있어서, 상기 측정된 수신 조건들은 상기 전체 수신된 전력에 대한 상기 다수의 다중경로 성분들 중 적어도 하나로 수신된 전력의 비율을 하나 이상 계산함으로써 결정되는 실제 전송속도를 결정하기 위한 시스템.
  18. 다수의 사전결정된 전송속도들 중 임의의 전송속도로 전송된 통신 신호를 복조 및 디코딩하기 위한 스프레드 스팩트럼 통신 수신기에 있어서, 통신 신호의 다수의 다중경로 성분들을 각각 복조하기 위한 다수의 복조 수단과, 결합된 복조 신호를 발생시키기 위해 상기 복조된 다중경로 성분들을 결합하기 위한 수단과, 수
    신 조건들을 측정하기 위한 수단과, 상기 결합된 복조 신호와 상기 측정된 수신 조건들에 응답하여, 상기 통신 신호가 전송된 실제 전송속도를 결정하고 상기 실제 전송속도로 디코딩된 통신 신호를 발생하기 위한 수단을 포함하는 스프레드 스펙트럼 통신 수신기.
  19. 제 18 항에 있어서, 상기 실제 전송속도를 결정하기 위한 수단은, 다수의 디코딩된 신호들과 상기 디코딩된 신호들의 각각에 대한 디코딩 신뢰성 파라미터를 발생시키기 위해 상기 다수의 전송속도로 상기 통신 신호를 디코딩하기 위한 수단과, 상기 디코딩 신뢰성 파라미터들에 근거하여 상기 통신이 신뢰성 있게 디코딩 된 하나 이상의 후보 전송속도를 확인하기 위한 수단과, 상기 하나 이상의 후보 전송속도로부터 상기 실제 전송속도를 결정하기 위한 수단을 포함하는 스프레드 스펙트럼 통신 수신기.
  20. 제 19 항에 있어서, 상기 하나 이상의 후보 전송속도로부터 상기 실제 전송속도를 결정하기 위한 수단은, 각각의 디코딩된 신호가 상기 디코딩 수단에 의해 디코딩된 동일한 후보 전송속도로 상기 디코딩된 신호 들의 각각을 재인코딩하기 위한 수단과, 상기 재인코딩된 신호들과 상기 통신 신호를 비교하기 위한 수단과,
    상기 비교의 결과에 근거하여 상기 통신 신호의 상기 실제 전송속도를 결정하기 위한 수단을 포함하는 스프레드 스펙트럼 통신 수신기.
  21. 제 19 항에 있어서, 상기 확인 수단은 상기 디코딩 신뢰성 파라미터들과 상기 측정된 수신 조건들에 근거하여 선택된 임계값들을 비교하기 위한 수단을 포함하는 스프레드 스펙트럼 통신 수신기.
  22. 제 18 항에 있어서, 상기 수신 조건들을 측정하기 위한 수단은 상기 통신 신호의 다중경로 성분들내에 각각 수신된 전력을 측정하기 위한 수단을 포함하는 스프레드 스펙트럼 퉁신 수신기.
  23. 제 22 항에 있어서, 상기 수신 조건들을 측정하기 위한 수단은 상기 통신 신호내의 전체 수신된 전력을 측정하기 위한 수단을 더 포함하는 스프레드 스펙트럼 통신 수신기.
  24. 제 23 항에 있어서, 상기 수신 조건들은 상기 전체 수신된 전력에 대한 상기 다수의 다중경로 성분들 중 적어도 하나로 수신된 전력의 비율을 하나 이상 계산함으로써 결정되는 스프레드 스펙트럼 통신 수신기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970030764A 1996-07-03 1997-07-03 실제전송속도를결정하기위한방법및시스템 KR100379149B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/675,010 1996-07-03
US08/675,010 US5978414A (en) 1996-07-03 1996-07-03 Transmission rate judging unit
US8/675.010 1996-07-03

Publications (2)

Publication Number Publication Date
KR980012984A true KR980012984A (ko) 1998-04-30
KR100379149B1 KR100379149B1 (ko) 2003-08-19

Family

ID=24708710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030764A KR100379149B1 (ko) 1996-07-03 1997-07-03 실제전송속도를결정하기위한방법및시스템

Country Status (6)

Country Link
US (1) US5978414A (ko)
EP (1) EP0817440A3 (ko)
JP (1) JPH1093530A (ko)
KR (1) KR100379149B1 (ko)
CN (1) CN1171687A (ko)
CA (1) CA2209215C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437851B1 (ko) * 1998-09-01 2004-06-30 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 추론적 지식을 이용한 코덱 모드 디코딩

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7536624B2 (en) * 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6430722B1 (en) * 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US6112325A (en) * 1998-01-23 2000-08-29 Dspc Technologies, Ltd. Method and device for detecting rate
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US5974079A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Method and apparatus for encoding rate determination in a communication system
US6134278A (en) * 1998-01-30 2000-10-17 Lucent Technologies Inc. Methods and apparatus for CDMA rate detection
KR100294701B1 (ko) * 1998-03-25 2001-07-12 서평원 다양한전송속도를갖는씨디엠에이(cdma)시스템에서순차간섭제거방법
KR100557177B1 (ko) * 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
US6222851B1 (en) * 1998-05-29 2001-04-24 3Com Corporation Adaptive tree-based contention resolution media access control protocol
US6775548B1 (en) * 1998-06-22 2004-08-10 Nokia Mobile Phones Ltd. Access channel for reduced access delay in a telecommunications system
JP2000022776A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd シリアルデータ受信装置
US6334197B1 (en) 1998-08-17 2001-12-25 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
WO2000013323A1 (en) 1998-08-27 2000-03-09 Hughes Electronics Corporation Method for a general turbo code trellis termination
US6917629B1 (en) * 1998-09-11 2005-07-12 Ericsson Inc. Rate detection in radio communication systems
US6798736B1 (en) * 1998-09-22 2004-09-28 Qualcomm Incorporated Method and apparatus for transmitting and receiving variable rate data
US6687233B1 (en) * 1998-10-16 2004-02-03 Koninklijke Philips Electronics N.V. Rate detection in direct sequence code division multiple access systems
US6233230B1 (en) * 1998-10-22 2001-05-15 Sony Corporation Neural network IS-95 rate determination
US6690750B1 (en) 1999-12-23 2004-02-10 Texas Instruments Incorporated Flexible Viterbi decoder for wireless applications
US6137845A (en) * 1999-04-16 2000-10-24 Motorola, Inc. Method of determining an encoding rate in a communication system
JP3613448B2 (ja) 1999-06-21 2005-01-26 株式会社エヌ・ティ・ティ・ドコモ データ伝送方法、データ伝送システム、送信装置および受信装置
JP3340403B2 (ja) * 1999-06-29 2002-11-05 松下電器産業株式会社 符号化率検出方法及び符号化率検出装置
US6574289B1 (en) 1999-10-26 2003-06-03 Koninklijke Philips Electronics N.V. Method for determining frame rate of a data frame in a communication system by using apriori knowledge of data frame
US6901118B2 (en) * 1999-12-23 2005-05-31 Texas Instruments Incorporated Enhanced viterbi decoder for wireless applications
KR100742341B1 (ko) 2000-11-10 2007-07-25 삼성전자주식회사 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법
JP3399923B2 (ja) * 2000-11-29 2003-04-28 松下電器産業株式会社 通信端末装置および通信端末装置における復号化方法
US7003045B2 (en) * 2001-01-31 2006-02-21 Motorola, Inc. Method and apparatus for error correction
JP3730885B2 (ja) * 2001-07-06 2006-01-05 株式会社日立製作所 誤り訂正ターボ符号の復号器
US7006439B2 (en) * 2002-04-24 2006-02-28 Freescale Semiconductor, Inc. Method and apparatus for determining an upper data rate for a variable data rate signal
US6618281B1 (en) 2002-05-15 2003-09-09 International Business Machines Corporation Content addressable memory (CAM) with error checking and correction (ECC) capability
JP4238562B2 (ja) * 2002-11-07 2009-03-18 日本電気株式会社 移動無線装置
FR2851098B1 (fr) * 2003-02-10 2006-08-25 Nortel Networks Ltd Procede de traitement d'un signal par un recepteur radio et recepteur radio pour la mise en oeuvre du procede
JP4522197B2 (ja) * 2004-08-31 2010-08-11 三洋電機株式会社 受信方法および装置
US7804802B2 (en) * 2005-02-15 2010-09-28 Alvarion Ltd. Establishing parameters for transmissions in wireless communications network
EP1869810B1 (en) 2005-04-07 2018-12-05 Nokia Technologies Oy Blind transport format detection based on decoder metric
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7702989B2 (en) * 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
CN101636942B (zh) * 2007-03-27 2012-10-03 富士通株式会社 光通信基站、光信号转换装置以及光信号转换方法
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
KR20100061409A (ko) * 2007-09-28 2010-06-07 에이저 시스템즈 인크 복잡성이 감소된 데이터 프로세싱을 위한 시스템들 및 방법들
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8903989B2 (en) 2008-04-28 2014-12-02 Hewlett-Packard Development Company, L.P. Adjustable server-transmission rates over fixed-speed backplane connections within a multi-server enclosure
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
KR101460835B1 (ko) * 2008-05-19 2014-11-11 에이저 시스템즈 엘엘시 데이터 검출기 피드백 루프에서 레이턴시를 완화하는 시스템들 및 방법들
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8773790B2 (en) 2009-04-28 2014-07-08 Lsi Corporation Systems and methods for dynamic scaling in a read data processing system
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) * 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8266505B2 (en) * 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8743936B2 (en) 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP6753509B2 (ja) * 2016-07-19 2020-09-09 日本電気株式会社 通信を実行するための方法および装置
CN113098667B (zh) * 2021-03-30 2023-06-23 联芸科技(杭州)股份有限公司 数据传输方法、系统、计算机设备和介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396516A (en) * 1993-02-22 1995-03-07 Qualcomm Incorporated Method and system for the dynamic modification of control paremeters in a transmitter power control system
US5509020A (en) * 1993-05-27 1996-04-16 Sony Corporation Viterbi decoding apparatus and methods
US5566206A (en) * 1993-06-18 1996-10-15 Qualcomm Incorporated Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
JP2605641B2 (ja) * 1994-11-14 1997-04-30 日本電気株式会社 可変ビットレート判別方法及び装置
JP3169522B2 (ja) * 1995-01-19 2001-05-28 沖電気工業株式会社 データ受信装置
US5729557A (en) * 1995-10-12 1998-03-17 Pacific Communication Systems, Inc. Cellular communication system with multiple code rates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437851B1 (ko) * 1998-09-01 2004-06-30 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 추론적 지식을 이용한 코덱 모드 디코딩

Also Published As

Publication number Publication date
EP0817440A2 (en) 1998-01-07
CN1171687A (zh) 1998-01-28
MX9705008A (es) 1998-07-31
KR100379149B1 (ko) 2003-08-19
EP0817440A3 (en) 2001-02-07
CA2209215C (en) 2000-12-05
JPH1093530A (ja) 1998-04-10
US5978414A (en) 1999-11-02
CA2209215A1 (en) 1998-01-03

Similar Documents

Publication Publication Date Title
KR100379149B1 (ko) 실제전송속도를결정하기위한방법및시스템
EP0712219B1 (en) Variable transmission bit rate discrimination method and apparatus
CA2163134C (en) Transmission bit rate discrimination method and apparatus
EP0763902B1 (en) Methods and apparatus for performing rate determination based on the growth of a path metric in a Viterbi decoder
US5450453A (en) Method, apparatus and system for decoding a non-coherently demodulated signal
JP3187036B2 (ja) デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器
US7440489B2 (en) Method and apparatus for selective demodulation and decoding of communications signals
US7979782B2 (en) Low complexity blind transport format detection
KR100294173B1 (ko) 통신시스템의코히런트채널추정용장치및그방법
EP0583967B1 (en) Decoding and interference estimation using a linear metric
US5978428A (en) Apparatus and method for estimating a variable data rate
WO2000016512A1 (en) Rate detection in radio communication systems
US5987631A (en) Apparatus for measuring bit error ratio using a viterbi decoder
US6240538B1 (en) Method and apparatus for errors and erasures decoding
JP3526867B2 (ja) 動的指標付きチャネル状態計量を利用したデータ復号器およびそのための方法
CA2404348A1 (en) Slotted mode decoder state metric initialization
JP2000209105A (ja) デ―タ通信チャネルの速度検出のための自己相関システムおよび方法
EP0405384B1 (en) Apparatus for estimating communication link quality
EP0265149A2 (en) Decoding of convolutional encoded signals
JP2001339466A (ja) 可変レート符号受信装置
MXPA97005008A (en) Unit to estimate transmis speed
JP2024142343A (ja) 信号処理装置、信号処理方法及び信号処理プログラム
JP3356329B2 (ja) 受信装置
JPH11243346A (ja) ディジタル変復調装置
JP3492637B2 (ja) 復号化装置および復号化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee