KR980012920A - 출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열 - Google Patents

출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열 Download PDF

Info

Publication number
KR980012920A
KR980012920A KR1019970031758A KR19970031758A KR980012920A KR 980012920 A KR980012920 A KR 980012920A KR 1019970031758 A KR1019970031758 A KR 1019970031758A KR 19970031758 A KR19970031758 A KR 19970031758A KR 980012920 A KR980012920 A KR 980012920A
Authority
KR
South Korea
Prior art keywords
transistor
power supply
transistors
lead
arrays
Prior art date
Application number
KR1019970031758A
Other languages
English (en)
Other versions
KR100231806B1 (ko
Inventor
마사유키 오하시
Original Assignee
가네코 히사시
닛본 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛본 덴키 주식회사 filed Critical 가네코 히사시
Publication of KR980012920A publication Critical patent/KR980012920A/ko
Application granted granted Critical
Publication of KR100231806B1 publication Critical patent/KR100231806B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

제1 내지 N번째 입력 단자에 연결되고, 제1 입력 내지 N번째 입력 신호를 공급받는 제1 내지 N번째 입력 단자 상의 동작을 수행하기 위한 제1 및 제2 전력 공급선(2, 3)에 연결된 논리 회로에서, 상기 논리 회로는, 제1 내지 제4 트랜지스터 어레이(TAI-TA4)를 갖고, 이들의 각각은 제1 및 제2 전력 공급선에 연결되어 있으며, 여기서, N은 1보다 큰 정수이다. 제1 내지 제4 트랜지스터 어레이의 각각은 직렬로 연결된 단자의 동일한 수의 트랜지스터를 갖는다. 각 트랜지스터는 MIS(금속 절연물 반도체) 타입이고 하나의 게이트를 갖는다. 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번개 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번쩨 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번쩨 입력 단자 중의 임의의 하나에 연결된 게이트를 갖는다.

Description

출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열
본 발명은, 복수의 입력을 갖는 NAND 회로 또는 NOR 회로 등을 사용하기 위래 직렬로 연결된 복수의 트랜지스터를 포함하는 논리 회로, 특히, 반도체의 사용에 의해 논리 회로를 집적하기 위한 반도체 집적 회로 배열에 관한 것이다.
MIS(금속 절연물 반도체) 트랜지스터로서 직결로 연결된 MOS(금속 산화물 반도체) 트랜지스터를 N개(여기서, N은 1 이상의 정수) 포함하는 논리 유닛을 갖는 논리 회로가 공지되어 있다. N-입력 NOR 회로로서, 직렬로 연결된 N개의 p-채널 MOS 트랜지스터를 포함하는 또다른 논리 유닛을 갖는 또다른 논리 회로가 공지되어 있다. 상기 논리 회로에서, 출력에서 나타나는 접합 커패시턴스와 입력 배선(게이트 포함) 및 게이트 커패시턴스에서의 불균형 때문에 상이한 입력들의 출력의 시간 지연이 발생하는 것을 피할 수 있도륵 회로를 설계하는 것이 바람직하다.
심사되지 않은 일본 특허 공보부(JP-A) 제202616/1987에 종래의 논리 회로 타입이 기재되어 있다(이하,이것을 선행기술이라고 한다),
선행기술에서는, NAND 회로(또는 NOR 회로) 내에서 동작을 스위칭시키기 위한 논리 유닛은 병렬로 연결된 N개 또는 Ni개의 트랜지스터 어레이를 포함하고, 각 트랜지스터 어레이는 직렬로 연결된 n-채널 MOS 트랜지스터(또는 p-채널 MOS 트랜지스터)를 포함한다. 각 어레이의 n-채널 또는 p-채널 MOS 트랜지스터는 그들의 게이트가 순환방식으로 연결되도록 배열되어 있다.
상기 언급한 구조를 갖는 선행 기술의 NAND 또는 NOR회로에서, 상이한 입력들에 대한 출력들의 지연시간의 차이가 제거될 수 있다.
그러나, 상기 설명한 선행기술에서는, 입적의 수 N이 증가할 때 논리 유닛에서 많은 트랜지스터를 사용할 필요가 있다. 이것은 면적을 증가시키고, 트랜지스터들 사이의 상호 접속의 레이아웃을 복잡하게 만든다. 예를들면, 5개의 입력(즉, N은 5)의 경우, 논리 유닛에 사용된 트랜지스터의 수는 5×5(=NXN) 또는 5!=5x4×372xl(=N!)만큼 아주 크다.
이 선행기술은 전기 회로도만을 보여준다. 이 선행기술에서 보여준 회로가 집적회로로서 실제 집적된 경우의 단점에 대한 설명이 없다. 따라서, 선행 기술에서 예시된 회로가 똑바로 집적되면, 소자들의 수의 증가에 따라 면적의 증자가 불가피하다.
면적의 증가는 집적 칩 면적의 증가를 가져온다는 것이 여기서 주목된다. 이것은 칩의 크기를 축소시키는 것에 대한 장애 요인다. 또한, 소자의 수가 증가한다는 것은 상호 접속의 레이아웃을 길고 복잡하게 만든다.
이것은 종종 상호 접속의 불균형을 초래한다.
따라서, 본 발명의 목적은 입력의 수가 증가할 때에도 적은 수의 트랜지스터를 사용하여 상이한 입력들의 출력 지연을 균일화시킬 수 있는 NAND 회로 및 NOR 회로와 같은 논리 회로를 제공하는 것이다.
본 발명의 또다른 목적은 집적회로서 논리 회로를 형성하기 위해 채용된 반도체 집적 회로 구조를 제공할 것 있다.
본 발명의 또다른 목적은 NAND 회로 또는 NOR 회로를 위해 채용된 레이아웃 패턴을 갖는 반도체 집적는 회로 구조를 제공하는 것이다.
본 발명의 제1 양태가 적용될 수 있는 논리 회로는, 제1 입력 내지 N번째 입력 신호를 공급받는 제1 내지 N번쩨 입력 단자(A, S‥‥). 서로 상이한 제1 및 제2 전력 공급 전압을 공급받는 제1 및 제2 전력 공급선(2,3), 및 제1 내지 N번째 입력 단자와 제1 내지 N번째 신호 상의 논리 동작을 수행하기 위한 제1 및 제2 전력 공급선에 연결되어, 논리 동작의 결과를 나타내는 출력 신호를 생성하는 논리 유닛을 포함한다(여기서 N은 1보다 큰 정수이다).
본 발명의 제1 양태에 따라, 논리 유닛은, 각각 제1 전력 공급선과 제2 전력 공급선 사이에 연결되어있는, 제1 내지 제4 트랜지스터 어레이(TAI-TA4)를 포함하고, 제1 내지 제4 트랜지스터 어레이의 각각은 직렬로 연결된 입력 단자에 동일한 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 게이트를 가지며, 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1전력공급선과 제2 전력공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트를 갖는다.
본 발명의 제2 양태가 적용될 수 있는 논리 회로는, 제2 입력 내지 N번쩨 입력 신호를 공급받는 제1 내지 N번째 입력 단자(A-I), 서로 상이한 제1 및 제2 전력 공급 전압을 공급받는 제1 및 제2 전력 공급 라인(2,3), 및 제1 내지 N번쩨 입력 단자 및 제1 내지 N번째 신호 상의 논리 동작을 수행하기 위한 제1 및 제2 전력 공급선에 연결되어, 논리 동작의 결과를 나타내는 출력 신호를 생성하는 논리 유닛을 포함한다(여기서 N은 2보다 큰 정수이다).
본 발명의 제2 양태에 따라, 논리 유닛은 각각 제1 전력 공급선과 제2 전력 공급선 사이에 연결되어 있는, 제1 및 제2 트랜지스터 어레이(TAI, TA2)를 포함하고, 제1 및 제2 트랜지스터 어레이의 각각은 직렬로 연결된 입력 단자에 동일한 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 게이트를 가지며, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제2 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수는, 상기 특정 입력 단자를 제외한 제1 내지 N번개 입력단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트를 갖는다.
본 발명의 제3 양태에 따르는 반도체 집적 회로 배열은, 제1 방향(x)의 길이, 제1 방향에 수직인 제2 방향(y)의 너비, 제1 방향의 중앙에 있는 중앙부(lla). 및 중앙부의 양쪽에 있는 제1 및 제2 측부영역(lIb)을 갖는 소자 영역(11)의 제1 및 제2 측부 영역(lIb)에 배열된 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)를 포함하고, 제1 및 제2 트랜지스터 어레이는 직렬로 연결된 미리결정된 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 하나의 게이트를 갖는다.
본 발명의 제3 양태에 따라, 반도체 집적 회로 배열은, 제1 및 제2 트랜지스터 어레이의 각각의 글에 연결되고 제2 방향을 따라 중앙부 위로 연장되는 중앙 리드(lead : 21) ; 각각 제1 및 제2 트랜지스터 어레이의 서로다른 단부에 연결되고, 각각 제1 및 제2 측부 영역으로부터 인출되는 재1 및 제2 측부 리드(22) ; 각각 제1트랜지스터 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 중앙 리드와 제1 측부 사이의 제1측부 영역 상에 연장된 미리결정된 수의 제1 게이트 전극 리드(41) 및 각각 재2 트랜지스터 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 중앙 리드와 제2 측부 리드 사이의 제2 측부 영역 상에 연장된 미리결정된 수의 제2 게이트 전극 리드(41)를 포함한다.
본 발명의 제4 양태에 따르는 반도체 집적 회로 배열은, 각각 제1 방향(x)의 길이, 제1 방향에 수직인 제2방향(r)의 너비, 제1 방향의 양쪽 단부에 있는 두 개의 최단부 명역(13 또는 14)를 갖는, 제1 및 제2 소자 영역(13 및 14)에 배열된 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)를 포함하고, 제1 및 제2 트랜지스터 어레이의 각각은 직렬로 연결된 미리결정된 수의 트랜지스터를 포함하고, 각 트랜지스터는 MIS(금속 절연물 반도체) 타입이고 하나의 게이트를 갖는다.
본 발명의 제4 양태에 따라, 제1 및 제2 소자 영역은 제2 방향을 따라 배열되고, 반도체 집적 회로 배열은, 제1 소자 영역의 최단부 영역들 중의 하나로부터 인출된 제1 리드(23)와, 제1 방향으로 제1 리드에 대한 한쪽에 위치하고 제2 소자 영역의 최단부 영역의 하나로부터 인출된 제2 리드(24)를 포함하고, 제1 및 제2 리드는 제1 및 제2 소자 영역 사이의 위치에서 전기적으로 연결되어 있는 제1 전력 공급선(2) ; 제1 소자 영역의 최단부 영역의 다른 하나로부터 인출된 제3 리드(33)와 제2 소자 영역의 최단부 영역의 다른 하나로부터 추출된 제4 리드(34)를 포함하고 제3 및 제4 리드는 제1 전력 공급선과 겹치지 않도록 전기적으로 연결된 제2 전력 공급선(3) ; 각각 제1 게이트 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 제1 리드(23)와 제 3 리드(33) 사이의 제1 소자 영역 위에 연장된 미리결정된 수의 제1 게이트 전극 리드(44) ; 및 각각 제2 게이트 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 제2 리드(24)와 제4 리드(34) 사이의 제2 소자 영역 위에 연장된 미리결정된 수의 제2 게이트 전극 리드(45)를 포함하며, 상기 제1 리드(23)와 재3 리드(33)는 제1 트랜지스터 어레이(TAI)의 양쪽 단부에 연결되고, 상기 제2 리드(24)와 제4 리드(34)는 제2 트랜지스터 어레이(TA2)의 양쪽 단부에 연결되고, 제1 소자 영역(13)의 제1 리드(23)에 기초해서 연속해서 넘버링된 제1 게이트 전극 리드(44)는 게이트 전극 리드 배선(46)를 형성하도록 제2 소자 영역(14)의 제4 리드(34)에 기초해서 연속해서 제2 게이트 전극 리드(45)의 대응하는 넘버링된 것에 연결되고, 게이트 전극 리드 배선은' 다른 것과 겹치지 않도록 배열되어 있다.
도1은 본 발명의 제1 실시예에 따라 병렬로 연결된 4개의 트랜지스터 어레이를 포함하는 논리 유닛의 회로도,
도2는 도1의 회로의 집적 중의 배열을 도시한 도면,
도3은 제1 실시예의 논리 유닛이 적용된 NAND 회로의 회로도,
도4는 도3의 전력 공급 제어부의 일례의 회로도,
도5는 도3의 전력 공급부의 또다른 예의 회로도,
도6은 제1 실시예의 논리 유닛이 적용된 NOR 회로의 회로도,
도7은 도6의 그라운드 제어부의 일례의 회로도,
도8은 본 발명에 따른 다중 입력 논리 유닛을 형성할 때 사용된 계층 영상을 도시한 도면,
도9는 유닛이 도 8의 계층 영상을 이용함으로써 형성된, 본 발명에 따른 3-입력 논리 유닛을 도시한 도면,
도10은 유닛이 도8의 계층 영상을 이용하여 형성된, 본 발명에 따른 4-입력 논리 유닛을 도시한 도면,
도11은 유닛이 도8의 계층 영상을 이용하여 형성된, 본 발명에 따른 5-입력 논리 유닛을 도시한 도면.
도12는 도9의 회로의 집적 중의 배열을 도시한 도면,
도13은 본 발명의 제2 실시예에 따른 논리 유닛의 회로도.
도14는 도13의 회로의 집적 중의 배열을 도시한 도면,
도15는 도13의 회로의 집적 중의 또다른 배열을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 소자 영역 2, 3 : 제1 및 제2 전력 공급 라인
4 :게이트 전극 리드(lead) 5 : 전력제어부
6 : 그라운드 제어부 TAI-TA4 : 트랜지스터어레이
11 :제1소자 영역 12 :제2 소자 영역
21 : 제 1 리드 22 : 제3 리드
32 : 제4 리드 41 : 게이트 전극 리드
42 : 전극 리드
양호한 실시예의 설명
이제, 도면을 참조한 다양한 실시예와 관련하여 본 발명에 따른 논리 회로 및 반도체 집적 회로 배열에 대해서 설명하려고 한다.
여기서, 본 발명의 논리 회로는 복수의 입력을 갖는 NAND 회로 또는 NOR회로 등이며, 각각 직렬로 연결된 입력의 수가 동일한 트랜지스터를 포함하는 트랜지스터 어레이를 포함하는 논리 유닛에 의해서 특징지어진다.
(제 1 실시 예 )
이하, 도면을 참조하여, 본 발명의 제1 실시예에 따른 논리 회로에 대해서 설명하려고 한다.
본 발명의 제1 실시예에 다른 논리 회로는 도1에 도시된 구조를 갖는다.
도 1을 참고하면, 논리 유닛은 병렬로 연결된 4개의 트랜지스터 어레이(TAI 내지 TA4)와 2개의 입력(A 및 B)와 같은 수의 트랜지스터를 각각 포함한다.
논리 유닛은 2개의 전력 공급선(2 및 3)을 갖는다. 나중에 설명하겠지만, 2개의 전력 공급선(2 및 3)은 각각 전력 공급부에 연결되거나, 그라운드 제어부, 전원, 도는 NAND 회로나 NOR 회로로서 논리 동작을 실행하도록 접지된다.
도1에서, 이하에 더욱 상세하게 설명하려고 한다.
다음에서, 도1의 최좌측 트랜지스터 어레이(TAI)를 제1 트랜지스터라고 부를 것이다. 나머지 트랜지스터 어레이를 최좌측 트랜지스터 어레이로부터 우축으로 순서대로 연속해서 제2 내지 제4 트랜지스터 어레이(TA2 내지 TA4)라고 부를 것이다.
도1에서, 전력 공급선(2)에 가장 가까운 각 트랜지스터 어레이를 형성하는 MOS 트랜지스터 중의 하나를 제1 트랜지스터라고 부를 것이다. 나머지 트랜지스터의 각각을 전력 공급선(3)쪽으로 상승하는 순서대로 N번째 트랜지스터라고 부를 것이다.
제1 트랜지스터 어레이(TAI)의 제1 MOS 트랜지스터는 입력(A)를 공급받는 게이트를 갖는다. 제1 트랜지스터 어레이(TAI)의 제1 MOS 트랜지스터의 게이트는 제2 트랜지스터 어레이(TA2)의 제2 MOS 트랜지스터의 게이트에 연결되어 있다.
제2 트랜지스터 어레이(TA2)의 제2 MOS 트랜지스터의 게이트는 제3 트랜지스터 어레이(TA3)의 제2 MOS 트랜지스터의 게이트에 연결되어 있다. 제3 트랜지스터의 제2 MOS 트랜지스터의 게이트는 제4 트랜지스터 어레이(TA4)의 제1 MOS 트랜지스터와 게이트에 연결되어 있다.
마찬가지로, 제1 트랜지스터 어레이(TAI)의 제2 MOS 트랜지스터는 입력(B)에 연결되고, 각각 제2 내지 제 4 트랜지스터 어레이(TA2 내지 TA4)의 제1 MOS 트랜지스터, 제1 MOS 트랜지스터, 및 제2 MOS 트랜지스터의 게이트에 연결된다.
상기 언급된 구조의 논리 유닛을 갖는 논리 회로에서, 제1 내지 제4 트랜지스터 어레이(TAI 내지 TA4)의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 및 제2 입력 단자(A 및 B)의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 및 제2 전력 공급선 중의 하나 사이의 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제의한 제1 및 제2 입력 단자(A 및 B)의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 및 제2 전력 공급선(2 및 3) 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 및 제2 입력 단자(A 및 B) 중의 하나에 연결된 게이트를 갖는다.
이 구조에 의해서, 각 입력 단자에 관련된 기생 커패시턴스는 서로 같다. 따라서, 상이한 입력들로 인한 출력 지연의 차이가 발생하지 않는다.
도2로 되돌아가서, 도1의 상기 논리 회로는 반도체 집적 회로로서 집적될 때의 레이아웃인 반도체 집적 회로 배열에 관련한 설명을 하고자 한다.
도2를 참조하면, 미리결정된 방향(도2에서 x)의 길이와 세로 방향에 수직인 방향(도2의 y)의 너비를 각각 갖는 제1 및 제2 소자 영역(11 및 12)는 가로 방향으로 평행하게 배열되어 있다.
제1 및 제2 소자 영역(ll 및 12)는 각각 세로 방향(도2의 x)의 중앙에 있는 중앙 영역(l1a 및 12a)홀 갖는다. 양쪽 영역(lIb 및 12b)은 각각 중앙부(lla 및 12a)의 양쪽에 형성되어 있다. 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)는 제2 소자 영역(11)의 측부 영역(lIb)에 배열되어 있다. 제3 및 제4 트랜지스터(TA3 및 TA4)는 제2 소자 영역(12)의 측부 영역(12b)에 배열되어 있다.
제1 소자 영역(11)은 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)에' 연결되고 가로 방향(도7의 y)을 따라 중앙부(lla) 상에 연장된 제1 리드(중앙 리드 ; 21)를 구비하고 있다. 마찬가지로, 제2 소자 영역(12)은 제3 및 제4 트랜지스터 어레이(TA3 및 TA4)에 연결되고 가로 방향(도2의 y)를 따라 중앙부(12a) 상에 연장된 제2 리드(중앙 리드 ; 31)를 구비하고 있다. 또한, 제1 소자 영역(11)은 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)와 서로 다른 단부에 연결되어 양쪽 영역(lIb)으로부터 인출되어, 제3 리드(22)가 제1 소자 영역(11)의 양쪽 세로 단부를, 서로 연결하고, 제3 리드(22)는 제1 및 제2 리드(21 및 31)를 겹치지 않도록 하는 제3 리드(측부 리드 ; 22)를 구비하고 있다. 제2 소자 영역(12)은 제1 소자 영역(11)은 제3 및 제4 트랜지스터 어레이(TA3 및 TA4)의 서로다른 단부에 연결되어 양쪽 영역(12b)으로부터 인출되어, 제4 리드(32)가 제2 소자 영역(12)의 양쪽 세로 단부를 서로 연결하고, 제4 리드(32)는 제1 및 제2 리드(21 및 31)를 겹치지 않도록 하는 제4 리드(측부 리드 ; 32)를 구비하고 있다.
제1 또는 제2 소자 영역(11 또는 12)의 두 개의 측부 영역(lIb 또는 12b)의 각각에서, 복수의 게이트 전극 (41 또는 42)은 제1 또는 제2 리드(21 또는 31)에 대해 대칭이 되고, 미리결정된 공간을 갖는 너비 방향에 평행으로 연장되도록 배치되어 있다.
상기 복수의 게이트 전극(41 또는 42)은 상기 설명된 논리 회로의 입력과 동일한 수이다. 특히 이 실시예에서의 논리 회로는 두 개의 입력을 갖기 때문에. 게이트 전극(41 또는 42)은 제1 또는 제2 소자 영역(11 또는 12)의 양 측부 영역(lIb 또는 12b)의 각각에서 수가 2로 동일하다. 복수의 세로 방향의 게이트 전극 리드(41 또는 42)의 각각과 육수의 게이트 전극 리드(41 또는 42)의 각각의 양쪽은 MOS 트랜지스터를 형성한다. 위에서 이해할 수 있듯이, 제1 및 제2 소자 영역(11 및 12)와 각각의 복수의 게이트 전극 리드(41 및 42)의 각각의 양쪽 세로측은 드레인 영역과 소스 영역으로서 역할을 한다. 각 MOS 트랜지스터 드레인 영역 및/또는 소스 영역은 세로 방향의 각 MOS 트랜지스터에 인접한 각 인접한 MOS 트랜지스터의 소스 영역 및/또는 드레인 영역에 공통이다.
제1 소자 영역(11)의 게이트 전극 리드(41)은 각각 제2 소자 영역(12)의 게이트 전극 리드(42)에 연결되어, 게이트 전극 리드(4)를 형성한다. 게이트 전극 리드(4)는 서로 겹치지 않도록 배열되어 있다.
제1 소자 영역(11)의 제1 리드(21)는 제1 및 제2 소자 영역(11 및 12) 사이의 위치에 있는 제2 소자 영역 (12)에서 제4 리드(32)에 연결되어 제1 전력 공급선(2)을 형성한다.
제1 소자 영역(11)에 있는 제3 리드(22)는 제1 전극 리드(2)를 겹치지 않고 제2 소자 영역(12)의 제2 리드 (31)에 연결되어 제2 전력 공급선(3)을 형성한다.
공정 조건에 의존하여, 소자 영역의 우측과 좌측의 단부 영역에 있는 커패시턴스는 기대와는 달리 그 안에 도핑된 이온의 형상이나 양의 차이 때문에 상이할 수 있다. 그러한 상황에도 불구하고, 상기 언급된 구조의 반도체 집적 회로 배치는 출력 파형이 실질적으로 어느정도 일정하게 되도록 4 측부 영역을 갖는다.
반도체 집적 회로는 설계된 것처럼 정확하게 집적되더라도, 열원의 존재 때문에 출력 파형이 상이할 수 있다. 그러한 문제점은 4 측부 영역의 제공에 의해서 열원의 영향이 확산될 수 있기 때문에 해결된 수 있다.
도3으로 돌아가서, NAND 회로는 병렬로 연결된 4개의 트랜지스터 어레이(TAI 내지 TA4)를 포함하는 논리유닛을 집적함으로써 헝성된 도2의 반도체 집적 회로의 사용에 의해서 형성된다. 도3에 도시한 바와 같이, 전원(Vnn)에 연결된 전력 공급 단자를 갖는 전력 제어부(5)는 병렬로 연결된 4개의 트랜지스터 어레이(TAI 내지 TA4)를 포함하는 논리 유닛의 한쪽 단부(예를들면, 제1 전력 공급선(2)에 연결되어 있다. 병렬로 연결된 4개의 트랜지스터 어레이(TAI 내지 TA4)를 포함하는 회로의 다른 한쪽(예를들면, 제2 전력 '공급선(3))은 그 라운드에 연결되어 있다.
이 경우에, 복수의 게이트 전극 리드(4)는 각각 제1 소자 영역(11)의 양쪽 측부 영역(lIb) (또는 제2 소자 영역(12)의 양쪽 측부 영역(12b))에서 하나 또는 다른 하나를 각각 포함하는 쌍으로 연결되어있다. 접속이 이루어지므로 모든 쌍의 게이트 전극 리드(4)들 간에 나타나는 다른 게이트 전극 리드(4)의 총수는 다른 쌍의 게이트 전극 리드(4)간에 나타나는 다른 게이트 전극 리드(4)의 총수와 동일하다.
특히, 게이트 리드 전극(4)의 모든 쌍 및 출력 단자(예, 제1전원 라인2) 간에 삽입되는 MOS 트랜지스터의 총수는 다른 쌍의 게이트 리드 전극(4) 및 출력단자(예, 제1전원 라인2) 간에 삽입되는 MOS 트랜지스터의 총수와 같다.
따라서 접속된 각 쌍의 게이트 리드 전극(4)은 NAND 회로에서 각 입력 단자로서 이용된다. 병렬로 접속된 트랜지스터 어레이 및 전원 제어부(5)를 구비한 상술한 바와 같은 회로의 한 단(예, 제1전원 라인2)의 접속점은 NAND 회로에서 출력 단자로서 이용된다.
상술한 구조의 NAND 회로에서, 게이트 리드 전극(4)의 모든 쌍 및 출력 단자 간에 삽입되는 MOS 트랜지스터의 총수는 다른 쌍의 게이트 리드 전극(4) 및 출력단자 간에 삽입되는 MOS 트랜지스터의 총수와 같다.
그러므로, 소정의 입력 대한 입력에 관하여 출력에 포함된 MOS 트랜지스터의 접합 캐패시턴스는 일정하다.
그 결과, NAND 회로는 균형잡힌 지연 특성을 갖는다.
일례로서, 전력 공급 제어부(5)는 도4에 도시된 바와 같이, 단일 디프레션 타입 n-채널 MOS 트랜지스터를 포함한다.
도4에서, 디프레션 타입의 n-채널 MOS 트랜지스터는 전력 공급 단자(Vnn)로서 드레인이 사용되는 동안 상기 트랜지스터 어레이의 한쪽 단부(예를들면, 제1전력 공급 라인)에 연결된 게이트와 소스를 갖는다. 이 경우, 4 트랜지스터 어레이를 형성하는 모든 MOS 트랜지스터는 증감타입의 n-채널 MOS 트랜지스터이다.
또다른 예로서, 전력 공급 제어부(5)는 도5에 도시된 것처럼, NAND 회로의 입력의 수와 동일한, 각 트랜지스터 어레이의 n-채널 MOS 트랜지스터와 수가 같은 P-채널 MOS 트랜지스터를 포함한다.
도5에서, p-채널 MOS 트랜지스터는 전력 공급 단자(VDD)로서 서로에 연결된 소스들을 갖는다. p-채널 MOS 트랜지스터는, 서로 상기 트랜지스터 어레이의 한쪽 단부(예를들면, 제1전력 공급선(2))에 연결된 드레인 을 갖는다. p-채널 MOS 트랜지스터는 각각 NAND 회로의 입력으로서 게이트 전극 리드(4)에 연결된 게이트를 갖는다.
다음에는 이 실시예에서의 4 트랜지스터 어레이를 포함하는 논리 회로가 집적되는 반도체 집적 회로의 사용에 의해서 NOR 회로가 형성되는 경우에 대해서 설명하려고 한다.
4 트랜지스터 어레이를 형성하는 MOS 트랜지스터의 각각이 P-채널 MOS 트랜지스터임이 주목된다.
이 실시예의 반도체 집적 회로 배열을 갖는 반도체 집적 회로의 사용에 의해서 NOR 회로를 형성하기 위해서, 그 라운드에 접지된 접지 단자를 갖는 그라운드 제어부(6)는, 도6에 도시된 바와 같이, 병렬로 연결된 4개의 트랜지스터 어레이(TAI 내지 TA4)를 포함하는 논리 유닛의 한쪽 단부(예를들면 제2 전력 공급선(3))에 연결되어있다. 논리 유닛의 다른 한쪽(예를들면. 제1전력 공급선(2))흔 전력 공급단자(VDD)로서 사용된다.
병렬로 연결된 4개의 트랜지스터 어레이와 그라운드 제어부(6)를 포함하는 회로의 한쪽 단부(예를들면, 제2전력 공급선(3)의 연결점은 출력 단자로서 사용된다.
이 경우, 복수의 게이트 전극 리드(4)는 상기 NAND 회로에 유사한 방법으로 수행된다. 특히, NOR 회로는, 게이트 전극 리드(4)과 출력 단자의 임의의 쌍 위에 기어있는 MOS 트랜지스터의 총수가, 게이트 전극 리드(4)와 출력 단자의 다른 쌍의 사이에 끼어있는 MOS 트랜지스터의 총수와 같게 되도록 형성된다.
일례로서, 그라운드 제허부(6)는, 도7에서 도시된 바와 같이. 각 트랜지스터 어레이에 있는 p-채널 MOS 트랜지스터의 수와 동일한, 즉 NOR 회로의 입력과 같은 수의 n-채널 MOS 트랜지스터를 포함한다. n-채널 MOS 트랜지스터는 접지 단자로서 서로에 연결된 소스를 갖는다. n-채널 MOS 트랜지스터들은 상기 설명된 트랜지스터 어레이의 한쪽 단부에 (예를들면, 제2전력 공급선(3) 연결된 드레인을 갖는다. n-채널 MOS 트랜지스터는 각각 NOR 회로의 입력으로서 게이트 전극 리드(4)에 연결된 게이트를 갖는다.
상기 제1실시예에서, 제1 또는 제2 전력 공급선(2 또는 3)은, 병렬로 연결된 4개의 트랜지스터 어레이를 포함하는 논리 유닛이 NAND 회로 또는 NOR 회로에 적용될 때 출력 단자로서 사용될 수 있다.
상기 설명에서, 예시된 전력 공급부(5)와 그라운드 제어부(6)의 각각은 전형적인 것이다. 집적을 위한 배열은 여기서 생략하였지만, 이 실시예의 회로 배열(병렬로 연결된 4개의 트랜지스터 어레이 포함)과 그라운드 제어부(6) 또는 전력 공급부(5)의 전형전인 배열의 조합에 의해서 NAND 회로 또는 NOR 회로를 쉽게 집적시킬 수 있다.
이제, 상기 설명된 논리 유닛, 즉 2-입력 논릭 유닛의 회로구조에 기초해서 계층 영상의 다중-입력(N-입력)논리 유닛의 회로를 형성하는 방법에 대해서 설명하고자 한다. 도면을 참조하여 3-입력, 4-입력려, 및 5-입력 회로를 예를들어서 설명할 것이다.
여기서 참고한 계층 영상에 대해서 설명하려고 한다. 예를들면, 3 입력은 단일 입력과 2 입력의 조합으로서 이해될 수 있다. 이러한 방법으로, N 입력은(지-n) 입력과 n 입력으로 나뉘어져서, (N-n)-입력 과 n-입력 논리 유닛을 형성한다. 다음에, 도8에 도시된 것처럼, 이들 논리 유닛은 횡단 방향으로 배열되어 N-입력 논리 유닛을 형성한다.
총 기생 커패시턴스의 견지에서, 그러한 계층 영상은 고려될 필요가 없다. 게이트 전극 리드(4)와 출력 단자의 임의의 쌍 사이에 끼어있는 MOS 트랜지스터의 총 수는 위에 설명한 바와 같이 게이트 전극 리드(4)와 출력단자의 또다른 쌍 사이에 기어있는 MOS 트랜지스터의 총 수와 같도록 논리 유닛을 형성할 필요가 있다.
그러나, 위에 설명한 조건만으로 회로를 형성할 경우, 입력의 수의 증가에 따라 회로 구조는 복잡해지고, 접속 오류가 일어날 가능성이 있다.
따라서, 이 실시 예에서는 계층 영상에 기초해서 논리 유닛의 회로 구조를 실행할 것을 권장한다.
이하에서는, 도9 내지 도11을 참조해서 3-입력 내지 5-입력 논리 유닛에 대해서 계속해서 설명하려고 한다.
먼저, 도9에 설명한 바와 같이, 3-입력 논리 유닛은 횡단 방향으로 배열된 2-입력과 단일 입력 논리 유닛을 포함한다. 도9에서는, 도8의 a와 β가 각각 2-입력과 단일 입력 논리 유닛으로서 도시되어 있지만, 그 반대로 쉽게 성립될 수 있다.
다음에, 도10에 설명한 바와 같이, 4-입력 논리 유닛은 횡단방향으로 배열된 2개의 2-입력 논리유닛을 포함한다. 여기서, 횡단 방향으로 배열된 단일 입력과 3-입력 논리 유닛이 대신에 사용될 수도 있다는 것은 쉽게 이해될 것이다.
마찬가지로, 5-입력 논리 유닛은 도11에 도시된 바와 같이, 횡단 방향 배열된 단일 입력과 4 입력 논리 유닛을 포함하다. 대신에, 2-입력과 3-입력 논리 유닛의 조합이 사용될 수도 있다는 것을 쉽게 이해할 것이다.
이제, 상기 언급된 구조의 다중 입력 논리 유닛의 레이아웃으로서 반도체 집적 회로 배열에 대해서 설명하려고 한다. 예로서, 3-입력 논리 유닛을 설명할 것이다.
도2에 도시된 2-입력 논리 유닛에 관련된 반도체 집적 회로 배열과 비교하면, 게이트 전극 리드(4)의 수만이 다르다는 것을 쉽게 이해할 것이다.
이 실시예에 설명된 반도체 집적 회로 배열은 N-입력 논리 유닛의 집적에 채용된다. 이해하는 바와 같이, 제1 및 제2 소자 영역(11 및 12)의 양측 영역(lIb 및 12b)의 각각에서, 입력의 수가 같은 게이트 전극 리드(4)를 제공할 필요가 있다.
이해를 돕기 위해서, 4 단부 형역(lIb 및 12b)에 있는 게이트 전극 리드(4)는 논리 유닛의 제1 내지 제4 트랜지스터 어레이(TAI 내지 TA4)에 해당한다.
(실시 예2)
도면을 참조해서 본 발명의 제2 실시예에 대해서 설명하고자 한다.
도13에 도시된 바와 같이, 제2 실시예의 논리 회로는 두 개의 트랜지스터 어레이를 갖는 논리 유닛을 포함한다.
더욱 특히, 논리 유닛은, 병렬로 연결되고, 직렬로 연결된 5개의 MOS 트랜지스터를 각각 포함하고, 각각 입력(A 내지 E)에 상응하는 두 개의 트랜지스터 어레이(TAI 밋 TA2)를 포함한다. 제1 트랜지스터 어레이에 있는 제1 MOS 트랜지스터의 게이트는 전력 공급선(3)으로부터 계수된 바와 같은 제2 트랜지스터 어레이에 있는 제1 MOS 트랜지스터의 게이트에 연결 되어 있다. 마찬가지로, 제1 트랜지스터 어레이에 있는 제2 MOS 트랜지스터의 게이트는 전력 공급선(3)으로부터 계수된 바와 같은 제2 트랜지스터 어레이에 있는 제2 MOS 트랜지스터의 게이트에 연결되어있다. 이러한 방법으로, 제1 트랜지스터 어레이에 있는 n번째 MOS 트랜지스터의 게이트는 전력 공급선(3)으로부터 계수된 바와 같은 제2 트랜지스터 어레이에 있는 n번째 MOS 트랜지스터의 게이트에 연결되어 있다.
다음에, 상기 언급된 구조의 논리 유닛의 집적 중에 반도체 직접 회로 배열의 두가지 예에 대해서 설명하려고 한다.
한 예는 도14에 도시된 구조이다.
특히, 미리 정해진 방향(도14의 x)와 세로 방향에 수직인 방향(도4의 y)의 너비를 갖는 소자 영역(1)에 대해서 설명하고자 한다.
소자 영역은(11은 세로 방향(도14의 7)의 중앙에 있는 중앙 영역(la)과, 중앙 영역(la)의 양측에 잇는 양측 영역(Ib)을 갖는다. 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)는 양측 영역(Ib)에 배열되어있다.
소자 영역(1)의 중앙부(la) 상에서, 제1 전력 공급선(중앙 리드) (2)는 가로 방향(도4의 y)에서 연장된다. 소자 영역(1)의 양측 영역(Ib)으로부터, 제1 및 제2 리드(3a 및 3b)가 각각 인출된다. 제1 및 제2 리드(측부 리드)(3a 및 3b)는 제1 전력 공급선(2)을 겹치지 않고 서로 연결되어 제2 전력 공급선(3)을 형성한다.
양측 영역의 각각에 대해서, 복수의 게이트 전극 리드(4)는 제1 전극 리드(2)와), 제1 전극 리드(2)에 대해 대칭이고, 미리결정된 공간을 갖는 가로 방향에 편행으로 연장된 제1 및 제2 리드(3a 및 3b)의 각각의 사이의 구역에 배치되어 있다.
복수의 게이트 전극 리드(4)는 위에 설명한 논리 회로의 입력의 수화 같은 수를 갖는다. 육수의 게이트 전극 리드(4)의 각각과 세로 방향의 복수의 게이트 전극 리드(4)의 각각은 MOS 트랜지스터를 형성한다. 위에 설명한 바와 같이, 소자영역(1)에 있는 복수의 게이트 전극 리드(4)의 각각의 세로 양측은 드레인 영역과 소스 영역으로서 역할을 한다. 각 MOS 트랜지스터의 드레인 영역 및/또는 소스 영역은. 세로 방향의 각 MOS 트랜지스터에 인접한 각 MOS 트랜지스터의 드레인 영역 및/또는 소스 영역에 공통이다.
또다른 예는 도15에 도시된 구조를 갖는다.
특히. 미리결정된 방향(도15의 x)의 길이와 길이방향에 수직인 방향(도15의 y)의 폭을 각각 제1 및 제2 소자영역(13 및 14)은 너비 방향으로 평행으로 배열되어있다. 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)는 제1 및 제2 소자 영역(13 및 14) 내에 배열되어 있다.
제1 및 제2 소자 영역(13 및 14)은 각각 그의 길이 방향의 양쪽 단부에 있는 두 개의 최단부 영역(13c 및 14c)을 갖는다.
제1 리드(23)는 제1 소자 영역(13)의 최단부 영역(13c)의 한쪽으로부터 인출된다. 제2 리드(24)는 제2 소자 영역(14)의 최단부 영역(14c)의 한쪽으로부터 인출되고, 길이방향으로 제1 리드(23)에 반대로 위치되어있다. 제1 및 제2 리드는 제1 및 제2 소자 영역(13 및 14) 사이의 위치에 전기적으로 연결되어 제1 전력 공급선(2)을 형성 한다.
제1소자 영역(13)의 최단부 영역(13c)의 다른것으로부터 인출된 제3 리드(33)와 제2 소자 영역(14)의 최단부영역(14c)의 다른것으로부터 인출된 제4 리드(34)는 전기적으로 연결되어, 제1 전력 공급선(2)을 겹치지 않고 제2 전력 공중선(3)을 형성한다.
제1 또는 제2 소자 영역(13 또는 14)위의 각각 두 개의 최단부 형역(Bc 또는 14c) 사이의 각 영역에서, 복수의 게이트 전극 리드(14 또는 15)는 미리결정된 공간을 갖고 너비 방향으로 평행하게 연장된다.
복수와 게이트 전극 리드(44 또는 45)는 위에 설명된 논리 회로의 입력과 같은 수이다. 길이방향의 복수의 게이트 전극 리드(44 및 45)의 각각의 양측과 복수의 게이트 전극 리드(44 및 45)의 각각은 MOS 트랜지스터를 형성한다. 위에서 이해되듯이, 제1 및 제2 소자 영역(13 및 14)의 복수의 게이트 전극 리드(44 및 45)의 각각의 양쪽 길이방향 측부는 드레인 영역과 소스 영역으로서 역할을 한다. 각 MOS 트랜지스터의 드레인 영역 및/또는 소스 영역은 길이 방향으로 각 MOS 트랜지스터에 인접한 각 인접한 MOS 트랜지스터의 소스 영역 및/또는 드레인 영역에 공통이다.
제1 소자 영역(13)의 게이트 전극 리드(44)는 각각 제2 소자 영역(14)의 게이트 전극 리드(45)에 연결되어. 전극 리드(4)를 형성한다. 게이트 전극 리드(4)은 다른 하나와 겹치지 않도록 배열되어있다.
위에서 설명한 반도체 집적회로 배열을 갖는 논리 유닛을 포함하는 논리 회로는 유리하게 적은 수의 소자를 가지면서도, 제1 실시예와 관련하여 설명한 바와 같이 반도체 집적 회로에 좀처럼 문제를 일으키지 않는다.
NAND 회로 또는 NOR 회로의 구조와 각 입력의 출력에서의 차이를 제거하는 원리는 제1 실시예와 관련하여 설명한 것과 유사하다.
5개의 입력에만 관련하여 설명하였지만, 이 실시예는 3 입력 및 4입력과 같은 임의의 다른 다중 입력에 적용할 수 있다는 것을 이해할 것이다.
위에 설명한 바와 같이, 본 발명에 따라, 입력의 수가 감소될 때 감소된 트랜지스터를 사용하여 서로다른 입력들의 출력 지연 균일화시킬 수 있는 NAND 회로 및 NOR 회로와 같은 논리 회로가 제공된다.
본 발명에 따라, 또한 집적 회로로서 논리 회로를 형성하기 위해 채용된 반도체 집적 회로 배열이 제공된다.

Claims (27)

  1. 제1 입력 내지 N번째 입력 신호를 공급받는 제1 내지 N번식 입력 단자(A, B‥‥), 서로 상이한 제1 및 제2 전력 공급 전압을 공급받는 제1 및 제2 전력 공급선(2,3), 및 제1 내지 N번쩨 입력 단자와 '제1 내지 N번째 신호(여기서 N은 1보다 큰 정수이다) 상의 논리 동작을 수행하기 위한 제1 및 제2 전력 공급선에 연결되어, 논리 동작의 결과를 나타내는 출력 신호를 생성하는 논리 유닛을 포함하는 논리 회로에 있어서, 논리 유닛은, 각각 제1 전력 공급선과 제2 전력 공급선 사이에 연결되어 있는, 제1 내지 제4 트랜지스터 어레이(TAI-TA4)를 포함하고, 제1 내지, 제4 트랜지스터 어레이의 각각은 직렬로 연결된 입력 단자에 동일한 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 게이트를 가지며, 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터화 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선의 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력단자 중의 임의의 하나에 연결된 게이트를 갖는 것을 특징으로 하는 논리 회로.
  2. 제2 입력 내지 N번쩨 입력 신호를 공급받는 제1 내지 N번개 입력 단자(A-E), 서로 상이한 제1 및 제2 전력 공급 전압을 공급받는 제1 및 제2 전력 공급라인(2,3), 및 제1 내지 N번째 입력 단자 및 제1 내지 N번째 신호(여기서 N은 2보다 큰 정수이다) 상의 논리 동작을 수행하기 위한 제1 및 제2 전력 공급선에 연결되어, 논리 동작의 결과를 나타내는 출력 신호를 생성하는 논리 유닛을 포함하는 논리 회로에 있어서, 논리 유닛은 각각 제1 전력 공급선과 제2 전력 공급선 사이에 연결되어있는, 제1 및 제2 트랜지스터 어레이(TA1, TA2)를 포함하고, 제1 및 제2 트랜지스터 어레이의 각각은 직렬로 연결된 입력 단자에 동일한 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 게이트를 가지며, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제2 내지 N번쩨 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수는. 상기 특정 입력 단자를 제외한 제1 내지 N번쩨 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트를 갖는 것을 특징으로 하는 논리 회로.
  3. 제1 방향(x)의 길이, 제1방향에 수직인 제2 방향(y)의 너비, 제1 방향의 중앙에 있는 중앙부(lla), 및 중앙부의 양쪽에 있는 제1 및 제2 측부영역(lIb)을 갖는 소자 영역(11)의 제1 및 제2 측부 영역(lIb)에 배열된 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)를 포함하고, 제1 및 제2 트랜지스터 어레이는 직렬로 연결된 미리 결정된 수의 트랜지스터를 포함하고, 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 하나의 게이트를 갖는 반도체 집적 회로 배열에 있어서, 반도체 집적회로 배열은, 제1 및 제2 트랜지스터 어레이의 각각의 글에 연결되고 제2 방향을 따라 중앙부 위로 연장되는 중앙 리드(lead ;21) ; 각각 제1 및 제2 트랜지스터 어레이의 서로 다른 단부에 연결되고, 각각 제1 및 제2 측부 영역으로부터 인출되는 제1 및 제2 측부 리드(22) ; 각각 제1 트랜지스터 어레이의 트랜지스터의 게이트에 연결되고,. 제2 방향을 따라 중앙 리드와 제1 측부 리드 사이의 제1 측부 영역 상에 연장된 미리 결정된 수의 제1 게이트 전극 리드(41) ; 및 각각 제2 트랜지스 터 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 중앙 리드와 제2 측부 리드 사이의 제2 측부 영역 상에 연장된 미리 결정된 수의 제2 게이트 전극 리드(41)를 포함하는 것을 특징으로 하는 반도체 집적 회로 배열.
  4. 제3항에 있어서, 상기 소자 영역은 상기 제1 및 제2 트랜지스터 어레이의 트랜지스터의 드레인 영역과 소스 영역을 형성하는 복수의 확산 영역을 갖고, 상기 확산 영역 중의 하나는 상기 중앙 리드의 양측에 위치한 두 개의 트랜지스터에 의해 공유된 것을 특징으로 하는 반도체 집적 회로 배열.
  5. 제3항에 있어서, 상기 소자 영역은 상기 제1 및 제2 트랜지스터 어레이의 트랜지스터의 드레인 영역과 소스 영역을 형성하는 복수의 확산 영역을 갖고, 상기 확산 영역의 각각은 상기 제1 및 제2 트랜지스터 어레이의 두개의 트랜지스터에 의해 공유되고, 상기 제1 및 제2 트랜지스터 어레이의 트랜지스터의 두개는 서로 인접한 게이트 전극 리드를 갖는 것은 특징으로 하는 반도체 집적 회로 배열.
  6. 제3항에 있어서, 상기 중앙 리드는 제1 전력 공급선(2)을 형성하고, 상기 제1 및 제2 측부 리드는 상기 제1 전력 공급선을 겹치지 않고 서로 연결되어 제2 전력 공급선(3)을 형성하는 것을 특징으로 하는 반도체 집적 회로 배열.
  7. 제6항에 있어서, 상기 반도체 집적 회로는 상기 제1 및 제2 전력 공급선 중의 하나에 연결되고, 상기 전력 공급으로부터 상기 제1 및 제2 전력공급선 중의 하나에 전력 공급 전압을 공급하기 위한 전력 공급원에 연결된 전력 공급 단자를 갖는 전력 공급부(5) ; 제1 내지 N번째 입력 신호를 공급받는 제1 내지 N번째 입력 단자(A,B) ; 및 제1 및 제2 전력 공급선 중의 하나에 연결된 출력 단자를 추가로 포함하며, 제1 및 제2 전력 공급선 중의 상이한 하나는 그 라운드에 접지되어 있고, 제1 및 제2 트랜지스터 어레이의 각각은 상기 입력 단자들의 수와 같은 수의 트랜지스터를 갖고, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는 제1 내지 N번쩨 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  8. 제7항에 있어서, 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것과 증강타입의 것이고, 상기 전력 공급부는 분산 타입와 n-채널 MIS 트랜지스터를 포함하고, 디프레션 타입의 n-채널 MIS 트랜지스터는 제1 및 제2 전력 공급선 중의 하나에 공통으로 연결되어 있고, 디프레션 타입의 n-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 연결된 드레인을 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  9. 제7항에 있어서, 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것이고, 상기 전력 공급부는 상기 제1 및 제2 트랜지스터 어레이의 각각의 트랜지스터의 게이트 전극 리드의 수와 동일한 수의 p-채널 MIS 트랜지스터를 포함하고, p-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 공통으로 연결된 소스를 가지며, p-채널 MIS 트랜지스터는 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 p-채널 MIS 트랜지스터는 각각 상기 제1 및 제2 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  10. 제6항에 있어서, 상기 반도체 집적 회로는 제1 및 제2 전력 공급선 중의 하나에 연결되고, 상기 접지 단자에 제1 및 제2 전력 공급선 중의 하나의 연결을 제어하기 위한 그라운드에 연결된 접지 단자를 갖는 그라운드 제어부(6) ; 제1 내지 N번째 입력 신호를 공급받은 제1 내지 N번쩨 입력 단자(A, B), 및 제1 및 제2 전력 공급선 중의 하나에 연결된 출력 단자를 더 포함하며, 상기 제1 및 제2 전력 공급선의 상이한 하나는 전원 (VDD)에 연결되고, 제1 및 제2 트랜지스터 어레이의 각각은 상기 입력 단자에 같은 수의 트랜지스터를 포함하고, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제의한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  11. 제10항에 있어서, 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 p-채널 MOS 타입의 것이고, 상기 그라운드 제어부는 상기 제1 및 제2 트랜지스터 어레이의 각각의 트랜지스터의 게이트 전극 리드의 수와 동일한 수의 n-채널 MIS 트랜지스터를 포함하고, n-채널 MIS 트랜지스터는 상기 접지 단자에 공통으로 연결된 소스를 가지며, n-채널 MIS 트랜지스터 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 n-채널 MIS 트랜지스터는 각각 상기 제1 및 제2 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  12. 제3항에 있어서, 상기 반도체 집적 회로는 제1 방향의 길이, 제1 방향의 수직인 제2 방향의 너비, 제1 방향의 중앙에 있는 중앙 영역(12a), 및 추가의 중앙 영역의 양쪽에 있는 추가의 제1 및 제2의 측부영역(12b)을 갖는 추가의 소자 영역(12)의 제1 및 제2 측부 영역(12b)에 배열된 제3 및 제4 트랜지스터 어레이(TA3 및 TA4)를 포함하고, 제3 및 제4 트랜지스터 어레이는 직렬로 연결된 미리정해진 수의 트랜지스터를 포함하고, 제3 및 제4 트랜지스터 어레이의 트랜지스터의 각각은 MIS(금속 절연물 반도체) 타입이고 하나의 게이트를 갖는, 반도체 집적 회로에 배열에 있어서, 상기 반도체 집적 회로 배열은, 제3 및 제4 트랜지스터 어레이의 각각의 단부에 연결되고 상기 제2 방향을 따라 추가의 중앙 영역 위로 연장된 추가의 중앙 리드(31) ; 각각 제 3 및 제4 트랜지스터 어레이의 서로 다른 단부에 연결되고, 각각 추가의 제1 및 제2의 측부 영역으로부터 인출되는 추가의 제1 및 제2의 측부 리드(37) ; 각각 제3 트랜지스터 어레이의 트랜지스터의 게이트에 연결되고, 제2방향을 따라 추가의 중앙 리드와 추가의 제1 측부 리드 사이의 추가의 제1 측부 영역 상에 연장된 미리 정한 수의 추가의 제1 차이트 전극 리드(42) ; 및 각각 제4 트랜지스터 어레이의 트랜지스터의 게이트에 연결되고, 제2방향을 따라 추가의 중앙 리드와 추가의 제2 측부 리드 사이의 추가의 제2 측부 영역 상에 연장된 미리 정한 수의 추가의 제2 게이트 전극 리드(42)를 포함하는 것을 특징으로 하는 반도체 집적 회로 배열.
  13. 제12항에 있어서, 상기 추가의 소자 영역은 상기 제3 및 제4 트랜지스터 어레이의 트랜지스터의 드레인 영역과 소스 영역을 형성하는 추가의 복수의 확산 영역을 갖고, 상기 추가의 확산 영역 중의 하나는 상기 추가의 중앙 리드의 양측에 위치한 두개의 트랜지스터에 의해 공유된 것을 특징으로 하는 반도체 집적회로 배열.
  14. 제12항에 있어서, 상기 추가의 소자 영역은 상기 제3 및 제4 트랜지스터 어레이의 트랜지스터의 드레인 영역과 소스 영역을 형성하는 추가의 복수의 확산 영역을 갖고, 상기 추가의 확산 영역의 각각은 상기 제3 및 제4 트랜지스터 어레이의 두개의 트랜지스터에 의해 공유되고, 상기 제3및 제4나 트랜지스터 어레이의 트랜지스터의 두 개는 서로 인접한 추가의 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  15. 제12항에 있어서, 상기 추가의 제1 및 제2 측부 리드는 상기 중앙 리드에 연결되어 상기 제1 전력 공급선(2)을 형성하고, 상기 추가의 중앙 리드는 상기 제1 전력 공급선을 겹치지 않고 상기 제1 및 제2 측부 리드에 연결되어 제2 전력 공급선(3)을 형성하는 것을 특징으로 하는 반도체 집적 회로 배열.
  16. 제15항에 있어서, 상기 추가의 소자 영역(12)의 추가의 중앙 리드(31)에 기초해서 연속적으로 넘버링된 추가의 제1 게이트 전극 리드(42)는 상기 소자 영역(11)의 중앙 리드(21)에 기초해서 연속적으로 너버링된 제1 게이트 전극 리드(41)의 넘버링된 것에 대응하도록 연결되어 제1 게이트 전극 리드 배선을 형성하고, 상기 추가의 소자 영역(12)의 추가의 제2 중앙 리드(31)에 기초해서 연속적으로 넘버링된 추가의 제2의 게이트 전극 리드(42)는 상기 소자 영역(11)의 중앙리드(21)에 ·기초해서 연속적으로 너버링된 제2 게이트 전극 리드(41)와 넘버링된 것에 대응하도록 연결되어 제2 게이트 전극 리드 배선을 형성하고, 상기 제1 및 제2 게이트 전극 리드 배선은 다른 하나와 겹치지 않도록 배열되는 것을 특징으로 하는 반도체 집적 회로 배열.
  17. 제16항에 있어서, 상기 반도체 집적 회로는 상기 제1 및 제2 전력 공급선 중의 하나에 연결되고, 상기 전력 공급으로 부터 상기 제1 및 제2 전력공급선 중의 하나에 전력 공급 전압을 공급하기 위한 전력 공급원(VDD)에 연결된 전력 공급 단자를 갖는 전력 공급부(5) ; 제1 내지 N번째 입력 신호를 공급받는 제1 내지 N번쩨 입력 단자(A,B) ; 및 제1 및 제2 전력 공급선 중의 하나에 연결된 출력 단자를 추가로 포함하며, 제1및 제2 전력 공급선 중의 상기한 하나는 그라운드에 접지되어 있고, 제1 내지 제4 트랜지스터 어레이의 각각은 상기 입력 단자들의 수와 같은 수의 트랜지스터를 갖고, 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터와 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  18. 제17항에 있어서, 상기 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것과 증강 타입의 것이고, 상기 전력 공급부는 분산 타입의 n-채널 MIS 트랜지스터를 포함하고, 디프레션 타입의 n-채널 MIS 트랜지스터는 제1 및 제2 전력 공급선 중의 하나에 공통으로 연결되어있고, 디프레션 타입의 n-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 연결된 드래인을 갖는 것을 특징으로 하는 반도체 집적회로 배열.
  19. 제17항에 있어서, 상기 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것이고, 상기 전력 공급부는 상기 제1 내지 제4 트랜지스터 어레이의 각각의 트랜지스터의 게이트 전극 리드의 수와 동일한 수의 p-채널 MIS 트랜지스터를 포함하고, p-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 공통으로 연결된 소스를 가지며, p-채널 MIS 트랜지스터는 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 p-채널 MIS 트랜지스터는 각각 상기 제1 내지 제4 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  20. 제16항에 있어서, 상기 반도체 집적 회로는 제1 및 제2전력 공중선 중의 하나에 연결되고, 상기 접지 단자에 제1 및 제2 전력 공급선 중의 하나의 연결을 제어하기 위한 그라운드에 연결된 접지 단자를 갖는 그라운드 제어부(6) ; 제1 내지 N번째 입력 신호를 공급받은 제1 내지 N번째 입력 단자(A, B) ; 및 제1 및 제2전력공급선 중의 하나에 연결된 출력 단자를 더 포함하며, 상기 제1 및 제2 전력 공급선의 상이한 하나는 전원(VDD)에 연결되고, 제1 내지 제4 트랜지스터 어레이의 각각은 상기 입력 단자에 같은 수의 트랜지스터를 포함하고, 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록; 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  21. 제20항에 있어서, 상기 제1 내지 제4 트랜지스터 어레이의 각 트랜지스터는 p-채널 MIS 타입의 것이고, 상기 그라운드 제어부는 상기 제1 내지 제4 트랜지스터 어레이의 각각의 트랜지스터의 게이트 전극 리드의 수와 동일한 수의 n-채널 MIS 트랜지스터를 포함하고, n-채널 MIS트랜지스터는 상기 접지 단자에 공통으로 연결된 소스를 가지며, n-채널 MIS 트랜지스터는 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 n-채널 MIS 트랜지스터는 각각 상기 제1 및 제2 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  22. 제1 방향(x)의 길이, 제1 방향에 수직인 제2 방향(y)의 너비, 및 상기 제1방향의 양쪽 단부에 있는 두 개의 최단부 영역(13c 또는 14c)을 각각 갖는 제1 및 제2 소자 영역(13 및 14)에 배열된 제1 및 제2 트랜지스터 어레이(TAI 및 TA2)를 포함하고, 상기 제1 및 제2 트랜지스터 어레이의 각각은 직렬로 연결된 미리정해진 수의 트랜지스터를 포함하고, 제1 및 제2 트랜지스터 어레이의 트랜지스터의 각각은 MIS(금속 절연물 반도체)타입이고 하나의 게이트를 갖는, 반도체 집적 회로 배열에 있어서, 제1 및 제2 소자 영역은 상기 제2 방향을 따라 배열되고, 상기 반도체 집적 회로 배열은, 제1 소자 영역의 최단부 영역들 중의 하나로부터 인출된 제1리드(23)와, 제1 방향으로 제1 리드에 대한 한쪽에 위치하고 제2 소자 영역의 최단부 영역의 하나로부터 인출된 제2 리드(24)를 포함하고, 제1 및 제2 리드는 제1 및 제2 소자 영역사이의 위치에서 전기적으로 연결되어 있는 제1 전력 공급선(2) ; 제1 소자 영역의 최단부 영역의 다른 하나로부터 인출된 제3 리드(33)와 제2 소자 영역의 최단부 영역의 다른 하나로부터 추출된 제4 리드(34)를 포함하고 제3 및 제4 리드는 제1 전력 공급선과 겹치지 않도록 전기적으로 연결된 제2 전력 공급선(3) ; 각각 제1 게이트 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 제1 리드(23)와 제3 리드(33) 사이의 제1 소자 영역 위에 연장된 미리결정된 수의 제1 게이트 전극 리드(44) ; 및 각각 제2 게이트 어레이의 트랜지스터의 게이트에 연결되고, 제2 방향을 따라 제2 리드(24)와 제4 리드(34) 사이의 제2 소자 영역 위에 연장된 미리결정된 수의 제2 게이트 전극 리드(45)를 포함하며, 상기 제1 리드(23)와 제3 리드(33)는 제1 트랜지스터 어레이(TAI)의 양쪽 단부에 연결되고, 상기 제 2 리드(24)와 제4리드(34)는 제2 트랜지스터 어레이(TA2)의 양쪽 단부에 연결되고, 상기 제1 소자 영역(13)의 제1 리드(23)에 기초해서 연속해서 넘버링된 제1 게이트 전극 리드(44)는 게이트 전극 리드 배선(46)을 형성하도록 제2 소자 영역(14)의 제4리드(34)에 기초해서 연속해서 제2 게이트 전극 리드(45)의 대응하는 넘버링된 것에 연결되고, 상기 게이트 전극 리드 배선은 다른 것과 겹치지 않도록 배열되어 있는 것을 특징으로 하는 반도체 집적 회로 배열.
  23. 제22항에 있어서, 상기 반도체 집적 회로는 상기 제1 및 제2 전력 공급선 중의 하나에 연결되고, 상기 전력 공급으로부터 상기 제1 및 제2 전력공급선 중의 하나에 전력 공급 전압을 공급하기 위한 전력 공급원(VDD)에 연결된 전력 공급 단자를 갖는 전력 공급부(5) ; 제1 내지 N번째 입력 신호를 공급받는 제1 내지 N번째 입력 단자(A,B,C,0,E) ; 및 제1 및 제2 전력 공급선 중의 하나에 연결된 출력 단자를 추가로 포함하며, 제1 및 제2 전력 공급선 중의 상이한 하나는 그라운드에 접지되어 있고, 제1 및 제2 트랜지스터 어레이의 각각은 상기 입력 단자들의 수와 같은 수의 트랜지스터를 갖고, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번쩨 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 특정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터화 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록. 제1 내지 N번째 입력 단자 중희 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  24. 제23항에 있어서, 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것과 증강타입의 것이고, 상기 전력 공급부는 분산 타입의 n-채널 MIS 트랜지스터를 포함하고, 디프레션 타입의 n-채널 MIS 트랜지스터는 제1 및 제2 전력 공급선 중의 하나에 공통으로 연결되어있고, 디프레션 타입의 n-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 연결된 드레인을 갖는 것을 륵징으로 하는 반도체 집적 회로 배열.
  25. 제23항에 있어서. 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 n-채널 MIS 타입의 것이고, 상기 전력 공급부는 상기 제1 및 제2 트랜지스터 어레이의 각각의 트랜지스터화 게이트 전극 리드의 수화 동일한 수의 p-채널 MIS 트랜지스터를 포함하고, p-채널 MIS 트랜지스터는 상기 전력 공급 입력 단자에 공통으로 연결된 소스를 가지며, p-채널 MIS 트랜지스터는 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 p-채널 MIS 트랜지스터는 각각 상기 제1 및 제4 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  26. 제22항에 있어서, 상기 반도체 집적 회로는 제1 및 제2 전력 공급선 중의 하나에 연결되고, 상기 접지 단자에 제1 및 제2 전력 공급선 중의 하나의 연결을 제어하기 위한 그라운드에 연결된 접지 단자를 갖는 그라운드 제어부(6) : 제1 내지 N번쩨 입력 신호를 공급받은 제1 내지 N번쩨 입력 단자 (A.B,C,D,E) : 및 제1 및 제2 전력 공급선 중의 하나에 연결된 출력 단자를 더 포함하며, 상기 제1 및 제2 전력 공급선의 상이한 하나는 전원(VDD)에 연결되고. 제1 및 제2 트랜지스터 어레이의 각각은 상기 입력 단자에 같은 수의 트랜지스터를 포함하고, 제1 및 제2 트랜지스터 어레이의 각 트랜지스터 어레이의 각 트랜지스터는, 제1 내지 N번째 입력 단자의 특정 입력 단자에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가, 상기 툭정 입력 단자를 제외한 제1 내지 N번째 입력 단자의 각각에 연결된 게이트를 갖는 트랜지스터와 제1 전력 공급선과 제2 전력 공급선 중의 하나 사이에 연결된 트랜지스터의 수가 같게 되도록, 제1 내지 N번째 입력 단자 중의 임의의 하나에 연결된 게이트 전극 리드를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
  27. 제26항에 있어서, 상기 제1 및 제2 트랜지스터 어레이의 각 트랜지스터는 p-채널 MIS 타입의 것이고, 상기 그라운드 제어부 상기 제1 및 제2 트랜지스터 어레이의 각각의 트랜지스터의 게이트 전극 리드의 수와 동일한 수의 n-채널 MIS 트랜지스터를 포함하고, n-채널 MIS 트랜지스터는 상기 접지 단자에 공통으로 연결 된 소스를 가지며. n-채널 MIS 트랜지스터는 상기 제1 및 제2 전력 공급선의 하나에 공통으로 연결된 드레인을 가지며, 상기 n-채널 MIS 트랜지스터는 각각 상기 제1 및 제2 트랜지스터 어레이의 각각의 게이트 전극 리드에 연결된 게이트를 갖는 것을 특징으로 하는 반도체 집적 회로 배열.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970031758A 1996-07-01 1997-07-01 출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열 KR100231806B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17118596A JP3202601B2 (ja) 1996-07-01 1996-07-01 論理回路及び半導体集積回路配列
JP96-171185 1996-07-01

Publications (2)

Publication Number Publication Date
KR980012920A true KR980012920A (ko) 1998-04-30
KR100231806B1 KR100231806B1 (ko) 1999-12-01

Family

ID=15918587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031758A KR100231806B1 (ko) 1996-07-01 1997-07-01 출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열

Country Status (4)

Country Link
US (1) US5986478A (ko)
EP (1) EP0817388A3 (ko)
JP (1) JP3202601B2 (ko)
KR (1) KR100231806B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9903253D0 (en) * 1999-02-12 1999-04-07 Sgs Thomson Microelectronics Logic circuit
US6396307B1 (en) * 1999-05-19 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and method for designing the same
JP2001077308A (ja) * 1999-06-28 2001-03-23 Ando Electric Co Ltd 論理積回路
KR101731753B1 (ko) * 2011-11-14 2017-04-28 인텔 코포레이션 매크로 트랜지스터 디바이스들

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986041A (en) * 1974-12-20 1976-10-12 International Business Machines Corporation CMOS digital circuits with resistive shunt feedback amplifier
JPS58101525A (ja) * 1981-12-14 1983-06-16 Fujitsu Ltd 論理回路
EP0101896B1 (en) * 1982-07-30 1988-05-18 Kabushiki Kaisha Toshiba Mos logic circuit
JPS6028327A (ja) * 1983-07-27 1985-02-13 Toshiba Corp 論理回路
JPS62202616A (ja) * 1986-02-28 1987-09-07 Sharp Corp 論理回路
US5391941A (en) * 1993-09-23 1995-02-21 Cypress Semiconductor Corporation Decoder circuitry with balanced propagation delay and minimized input capacitance
JPH07131335A (ja) * 1993-11-02 1995-05-19 Olympus Optical Co Ltd 多入力論理ゲート回路
JPH0818437A (ja) * 1994-01-25 1996-01-19 Texas Instr Inc <Ti> 立ち上り時間及び立ち下がり時間を一致させた論理ゲート及びその構築方法

Also Published As

Publication number Publication date
JPH1022817A (ja) 1998-01-23
KR100231806B1 (ko) 1999-12-01
JP3202601B2 (ja) 2001-08-27
EP0817388A2 (en) 1998-01-07
US5986478A (en) 1999-11-16
EP0817388A3 (en) 1999-05-12

Similar Documents

Publication Publication Date Title
US5650653A (en) Microelectronic integrated circuit including triangular CMOS &#34;nand&#34; gate device
US5869900A (en) Sea-of-cells array of transistors
US20040078769A1 (en) Sea-of-cells array of transistors
US5037771A (en) Method for implementing grid-based crosscheck test structures and the structures resulting therefrom
US7576405B2 (en) Semiconductor integrated circuit for reducing leak current through MOS transistors
US5539246A (en) Microelectronic integrated circuit including hexagonal semiconductor &#34;gate &#34; device
KR980012920A (ko) 출력 지연 균일화 논리 회로 및 이를 구비한 반도체 집적 회로 배열
US5416431A (en) Integrated circuit clock driver having improved layout
US4395646A (en) Logic performing cell for use in array structures
KR100267433B1 (ko) 복합 집적 회로를 형성하는데 이용되는 셀 및 그의 형성 방법
US5654563A (en) Microelectronic integrated circuit including triangular semiconductor &#34;or&#34;g
KR100269494B1 (ko) Soi·cmos 기술을 이용한 소형 반도체 장치
JPH02285656A (ja) スタンダードセル方式の半導体集積回路
EP0347332B1 (en) Method of forming semiconductor integrated circuit using master slice approach
US5656850A (en) Microelectronic integrated circuit including hexagonal semiconductor &#34;and&#34;g
JPH06140607A (ja) 半導体集積回路
US4853562A (en) Programmable logic array using single transistor to generate true or complement signal
KR19980069890A (ko) 이진 논리 회로를 위한 뉴런 ｍｏｓｆｅｔ 모듈 구조
US6005264A (en) Microelectronic integrated circuit including hexagonal CMOS &#34;NAND&#34; gate device
US20040168141A1 (en) Structure of integrated circuit standard cell library for reducing power supply voltage fluctuation
US5561607A (en) Method of manufacture of multi-cell integrated circuit architecture
US4992682A (en) Clock drive circuit
JPH0786534A (ja) 半導体装置
KR20010056494A (ko) 반도체 메모리 장치의 주변회로 레이아웃 방법
JPH10150175A (ja) 半導体集積回路およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20060824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee