KR980012518A - 반도체장치의 캐패시터 제조방법 - Google Patents

Abstract

신규한 반도체장치의 캐패시터 제조방법이 개시되어 있다. 반도체기판 상에 SiH4 가스를 이용한 하부 비정질 실리콘층을 증착한 후, 그 위에 후속공정에서 형성될 상부 비정질실리콘층의 결정화 현상을 저지할 수 있는 비정질 장벽금속층을 증착한다. 상기 비정질 금속층 상에 Si₂H₆를 이용한 상부 비정질실리콘층을 증착한 후, 그 위에 반구형 그레인(HSG)을 성장시킨다. HSG 성장시 볼드결함을 제거할 수 있다.

Description

반도체장치의 캐패시터 제조방법

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반구형 그레인(hemispherical grain; 이하 "HSG"라 한다)의 성장시 발생하는 볼드(bald) 불량을 해결할 수 있는 반도체장치의 캐패시터 제조방법에 관한 것이다.

셀 캐패시터의 용량 증가는 DRAM 메모리셀에 있어서 독출능력을 향상시키고 소프트 에러율을 감소시키기 때문에, 셀 메모리특성의 향상에 중요한 역할을 한다. 메모리셀의 집적도가 증가함에 따라 칩당 단위셀 면적이 감소하여 셀 캐패시터가 차지하는 면적이 감소된다. 따라서, 집적도의 증가와 함께 단위면적당 캐패시터의 용량 증가가 필수적이다.

캐패시터의 용량은 스토리지노드와 플레이트노드가 얼마나 많은 면적을 공유하느냐에 비례하기 때문에, 작은 부피 속에 스토리지노드의 표면을 크게 하려는 노력이 계속되어 왔다. 그 대부분은 셀 캐패시터의 스토리지노드의 구조에 관한 것인데, 스토리지노드의 구조를 개선하여 캐패시터의 용량을 증가시키고자 하는 시도는 디자인-롤의 한계와 복잡한 제조공정과 같은 문제에 부딪친다.

이에 따라, 스토리지노드의 물리적 성질을 이용하여 캐패시터의 용량을 증가시키는 방법이 제안되었는데, 그중의 하나로, HSG를 스토리지전극에 증착하여 상기 스토리지노드 위에 요철을 형성시킴으로써 그 표면적을 크게 하는 방법이 많이 적용되고 있다. 특히, 선택적 HSG가 실리콘산화막보다 비정질실리콘 위에서 우선적으로 성장되는 특성을 이용하여 비정질실리콘 스토리지노드들 사이의 산화막에서는 HSG의 성장을 방지시키는 방법이 사용되는데, 자연적으로 스토리지노드들 간의 분리(isolation)를 이룰 수 있다. 여기서, HSG의 성장을 구체적으로 설명하면, 비정질실리콘이 반도체기판 상에 침적된 후 가열될 때특정 온도 및 압력 조건, 예컨대 550℃, ltorr에서는 비정질실리콘이 결정화되어 미소한 HSG들을 형성하게 된다. 따라서, 비정질실리콘은 울퉁불퉁한 표면을 갖는 중간상태에서의 폴리실리콘 구조로 변하게 되어, 평평한 표면의 면적보다 2 내지 3배 정도 그 표면 면적이 증가하게 된다.

그러나, 종래의 SiH₄계(SiH₄base) 비정질실리콘은 결정화가 쉽게 일어나 그 위에 HSG가 성장되지 않는 소위 볼드결함(bald effect)가 유발되어 캐패시터의 면적증가를 못 이루게 된다. 따라서, 비교적 결정화가 지연되어 일어나는 Si₂H₆를 사용하는 비정질실리콘이 HSG 성장에 유용한 재료이나, 이것은 단차도포성(step coverage)이 다소 불량하여 종횡비(aspect ratio)가 큰 매몰콘택에 이를 증착하여 필링(filling)시킬 때, 중심부분에 갈라진 틈(seam)이 형성되는 불안정성이 문제시된다.

도 1은 상술한 문제점을 해결하기 위한 종래방법에 의한 반도체장치의 캐패시터 제조방법을 설명하기 위한 단면도이다.

도 1을 참조하면, 기판(도시되지 않음) 상에 층간절연막(10), 예컨대 산화막을 형성한 후, 사진식각 공정으로 상기 층간절연막(10)을 식각하여 상기 기판(10)의 도전성부위를 노출시키는 매몰콘택(h)을 형성한다. 이어서, 1차적으로 상기 매몰콘택(h)을 필링시키기 위하여 SiH₄가스를 이용한 비정질실리콘을 PH₃가스를 흘려주면서 540℃ 부근에서 증착한다. 2차적으로, 상기 SiH₄계 비정질실리콘층 상에 HSG 형성이 용이한 Si₂H₆계 비정질실리콘을 PH₃가스를 흘려주면서 500℃ 부근에서 증착한다. 이어서, 도시하지는 않았으나, 상기 비정질실리콘을 패턴닝하여 스토리지노드를 형성한 후, 선택적 HSG를 성장시킨다. 이때, 상부의 Si₂H₆계 비정질실리콘의 증착과 HSG 성장시의 열처리 과정에서 하부의 SiH₄계 비정질실리콘이 결정화되기 시작하여 상기 Si₂H₆계 비정질실리콘까지 결정화가 확산됨으로써, 스토리지노드의 표면까지 결정화된다. 그 결과, HSG 형성이 부분적으로 이루어지지 못하는 볼드결함이 유발된다. 여기서, 참조부호 12는 SiH₄계 비정질실리콘이 결정화된 부분을 나타내고, 13은 SiH₄계 비정질실리콘의 비정질부분을, 14는 Si₂H₆계 비정질실리콘의 결정화부분을, 15는 Si₂H₆계 비정질실리콘의 비정질부분을 나타낸다.

따라서, 본 발명의 목적은 상술한 종래방법의 문제점을 해결하기 위한 것으로, HSG의 성장시 발생하는 볼드 결함을 제거할 수 있는 반도체장치의 캐패시터 제조방법을 제공하는데 있다.

제1도는 종래방법에 의한 HSG 형성용 스토리지노드의 형성방법을 설명하기 위한 단면도.

제2도는 본 발명에 의한 HSG 형성용 스토리지노드의 형성방법을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 층간절연막 12 : SiH4계 비정질실리콘의 결정화부분

13 : SiH₄계 비정질실리콘의 비정질부분 14 : Si₂H₆계 비정질실리콘의 결정화부분

15 : Si₂H₆계 비정질실리콘의 비정질부분 16 : 비정질 장벽금속층.

상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 SiH₄가스를 이용한 하부 비정질실리콘층을 증착하는 단계: 상기 하부 비정질실리콘층 상에, 후속공정에서 형성될 상부 비정질실리콘층의 결정화 현상을 저지할 수 있는 비정질 장벽금속층을 증착하는 단계; 상기 비정질 금속층 상에 Si₂H₆를 이용한 상부 비정질실리콘층을 증착하는 단계; 및 상기 상부 비정질실리콘층 상에 HSG를 성장시키는 단계를 구비하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법을 제공한다.

상기 비정질 장벽금속층은 Ti(Ta, Mo, W)SiN 등의 천이금속의 실리콘질화물 또는 실리콘탄화물을 화학기상증착(chemical vapor deposition; 이하"CVD"라 한다) 또는 스퍼터링 방법으로 증착하여 형성하는 것이 바람직하다. 또한, 상기 비정질 장벽금속층은 결정화 온도가 700℃ 이상인 물질을 포함한다.

상기 HSG를 성장시키는 단계 후, 유전체막을 형성하는 단계를 더 구비한다. 이때, 상기 유전체막은 Si₃N₄/SiO₂, Ta₂O₅등으로 형성할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.

도2는 본 발명에 의한 반도체장치의 캐패시터 제조방법을 설명하기 위한 단면도이다.

도2를 참조하면, 반도체기판(도시되지 않음) 상에 층간절연막(10), 예컨대 산화막을 형성한 후, 사진식각 공정으로 상기 층간절연막(10)을 식각하여 상기 기판(10)의 도전성부위를 노출시키는 매몰콘택(h)을 형성한다. 이어서, 상기 매몰콘택(h)을 필링시킬 수 있을 정도의 두께로 SiH₄계 비정질실리콘을 PH₃가스를 흘려주면서 540℃부근에서 증착한다. 상기 SiH₄계 비정질실리콘층 상에 결정화 온도가 600℃ 이상인 비정질 장벽금속층(16)을 100∼500Å 두께로 증착한다. 이때, 상기 비정질 장벽금속층(16)은 후속 공정에서 형성될 상부 비정질실리콘(Si₂H₆계 비정질실리콘)을 결정화시키지 않는 최소한의 두께로 형성하는 것이 바람직한데, 그 두께가 두거울수록 후속 유전체막의 형성시 리프팅(lifting)이 일어날 수 있다.

이어서, 상기 비정질 장벽금속층(16) 상에 HSG 형성이 용이한 Si₂H₆계 비정질실리콘을 PH₃가스를 흘려주면서 500℃ 부근에서 증착한다. 도시하지는 않았으나, 상기 비정질실리콘을 패턴닝하여 스토리지노드를 형성한후, 선택적 HSG를 성장시킨다. 이때, 상기 비정질 장벽금속층(16)으로 인하여 스토리지노드 비정질실리콘의 결정화 확산이 억제됨으로써 볼드 결함을 줄일 수 있다. 이어서, 도시하지는 않았으나, Si₃N₄/SiO₂(NO) 또는 Ta₂O₅를 증착하여 유전체막을 형성하고, 그 위에 상부전극인 플레이트노드를 증착함으로써 캐패시터를 완성한다.

여기서, 상기 비정질 장벽금속층(16)은 TiSiN, TaSiN, WSiN, MoSiN 등의 천이금속의 실리콘질화물 또는 실리콘탄화물로 형성하며, 이들을 CVD 또는 스퍼터링 방법으로 증착할 수 있다. 또한 상기 비정질 장벽금속층(16)은 700∼1000℃의 결정화 온도를 갖고 있어서 열적으로 안정하다. 다음의 표 1은 각종 비정질 장벽금속의 결정화 온도를 나타내었다.

표1

상술한 바와 같이 본 발명에 의한 반도체장치의 캐패시터 제조방법에 의하면, 하부 스토리지노드에 단차 도포성이 우수한 SiH₄계 비정질실리콘을 증착하고 여기서부터의 결정핵 성장을 저지하는 역할을 하는 비정질 장벽금속을 중간층으로 증착한 후, 상부 스토리지노드에 HSG 형성이 용이한 Si₂H₆계 비정질실리콘을 증착한다.

따라서, 상기 비정질 장벽금속층이 상부 스토리지노드의 결정화 현상을 저지하여 HSG 성장시 볼드결함을 제거 할 수 있다.

본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (1)

1. 반도체기판 상에 SiH₄가스를 이용한 하부 비정질실리콘층을 증착하는 단계: 상기 하부 비정질실리콘층상에, 후속공정에서 형성될 상부 비정질실리콘층의 결정화 현상을 저지할 수 있는 비정질 장벽금속층을 증착하는 단계; 상기 비정질 금속층 상에 Si₂H₆를 이용한 상부 비정질실리콘층을 증착하는 단계; 및 상기 상부 비정질 실리콘층 상에 반구형 그레인(HSG)을 성장시키는 단계를 구비하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.