KR980007356A - 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절체 장치 - Google Patents

전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절체 장치 Download PDF

Info

Publication number
KR980007356A
KR980007356A KR1019960022341A KR19960022341A KR980007356A KR 980007356 A KR980007356 A KR 980007356A KR 1019960022341 A KR1019960022341 A KR 1019960022341A KR 19960022341 A KR19960022341 A KR 19960022341A KR 980007356 A KR980007356 A KR 980007356A
Authority
KR
South Korea
Prior art keywords
bus
unit
transmit
receive
clock
Prior art date
Application number
KR1019960022341A
Other languages
English (en)
Other versions
KR100202979B1 (ko
Inventor
강익규
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960022341A priority Critical patent/KR100202979B1/ko
Publication of KR980007356A publication Critical patent/KR980007356A/ko
Application granted granted Critical
Publication of KR100202979B1 publication Critical patent/KR100202979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/106—Microcomputer; Microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 절체 장치에 관한 것으로서, 특히 이중화된 프로세서간 통신 관리 버스인 엠버스(MAINTENANCE-BUS : 이하 M-BUS라 약함)를 이상 상태에 따라서 자동으로 절체하여 사용할 수 있도록 한 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 절체 장치에 관한 것으로서, 프로세서간 통신을 제어하기 위한 엠버스 절체 장치에 관한 것으로서, 프로세서간 통신을 제어하는 상술한 M-BUS의 절체를 IPC 제어부(61)에서 소정 주기로 M-BUS 상태 체크를 위한 메시지를 송신하고 각 인터페이스부(62-69)중에서 하나 이상의 인터페이스부에서 응답이 없을 경우에 M-BUS의 절체를 수행하며, 각 인터페이스부(62-69)는 M-BUS 클럭을 모니터링하여 M-BUS 이상시 보다 신속히 M-BUS 절체를 수행할 수 있는 것이다.

Description

전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전전자 교환기에서 프로세서간 통신을 위한 IPC에 대한 개략적인 블록도.
제2도는 제1도의 IPC에 대한 상세 블록도.
제3도는 본 발명에 따른 M-BUS 절체 장치에 대한 블록도.

Claims (1)

  1. 전전자 교환기에 있어서 IPC 제어부(61)와 다수의 프로세서가 연결된 다수의 인터페이스부(62)간의 IPC 통신 유지 보수를 위한 채널로 이용하는 이중화된 M-BUS를 절체하기 위한 장치로서, 소정 M-BUS클럭을 발생하는 클럭 발생부(1)와; 제1인에이블 신호에 의거하여 인에블되어 상기 클럭 발생부(1)로부터의 M-BUS 클럭에 의거하여 제어 메시지를 송수신하는 제1송수신 및 정합부(3, 4)와; 제2인에이블 신호에 의거하여 인에이블되어 상기 제1송수신 및 정합부(3, 4)를 이중화하기 위한 제2송수신 및 정합부(5, 6)와; 상기 제1송수신 및 정합부(3, 4)와 제2송수신 및 정합부(5, 6)로 버스 상태 체크를 위한 제어 메시지를 소정 주기로 발생하고, 수신되어 인가되는 버스 상태 응답을 위한 제어 메시지에 의거하여 선택적으로 상기 제1,2인에이블 신호를 상기 제1,2정합부(4, 6)에 인가하여 M-BUS를 절체하는 제1마이컴(2)을 포함하는 상기 IPC 제어부(61)와; 제3인에이블 신호에 의거하여 인에이블되고 상기 제1송수신 및 정합부(3,4)와 송수신을 위한 데이터 라인(MDATA)과 클럭라인(MCLK)으로 연결되는 제3송수신 및 정합부(e,d)와; 제4 인에이블 신호에 의거하여 인에이블되고 상기 제2 송수신 및 정합부(5,6)와 송수신을 위한 데이터 라인(MDATA)과 클럭라인(MCLK)으로 연결되는 제4송수신 및 정합부(e,d)와; 상기 제3,4 정합부(4,6)에서 출력되는 각각의 상기 M-BUS클럭을 체크하여 소정의 버스 감시 신호를 출력하는 클럭 감시부(f)와; 노드에 연결된 나수의 프로세서와의 인터페이스를 담당하며 상기 클럭 감시부(f)로부터의 버스 감시 신호에 의거하여 상시 3,4인에이블 신호를 선택적으로 출력하는 제2마이컴(a)을 포함하는 적어도 하나 이상의 인터페이스부(62)를 포함하는 전전자 교환기에서의 프로세서간 통신을 제어하기 위한 엠버스 절체장치.
KR1019960022341A 1996-06-19 1996-06-19 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절제 장치 KR100202979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022341A KR100202979B1 (ko) 1996-06-19 1996-06-19 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절제 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022341A KR100202979B1 (ko) 1996-06-19 1996-06-19 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절제 장치

Publications (2)

Publication Number Publication Date
KR980007356A true KR980007356A (ko) 1998-03-30
KR100202979B1 KR100202979B1 (ko) 1999-06-15

Family

ID=19462499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022341A KR100202979B1 (ko) 1996-06-19 1996-06-19 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절제 장치

Country Status (1)

Country Link
KR (1) KR100202979B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703387B1 (ko) * 2000-04-17 2007-04-03 삼성전자주식회사 메인프로세서를 이용한 td-버스와 p-버스 정합장치

Also Published As

Publication number Publication date
KR100202979B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5218465A (en) Intelligent interconnects for broadband optical networking
KR890007601A (ko) 원격감시 및 제어스스템
KR980007356A (ko) 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절체 장치
KR0150422B1 (ko) 전전자 교환기에서의 티버스 감시 및 중계 장치
SU955167A1 (ru) Устройство дл контрол и передачи информации
US4464748A (en) Remote data link switching arrangement
JPH0470839B2 (ko)
KR100499908B1 (ko) 오류 감시 장치 및 이를 운용하는 방법
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100259853B1 (ko) 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법
US4754454A (en) Synchronization circuitry for duplex digital span equipment
KR910005713A (ko) 타임스위치 장치를 이중화하여 구성한 디지틀 전자교환기
KR900002601A (ko) 전자교환기의 데이타 링크 정합장치
KR0175468B1 (ko) 이중 시스템 버스 정합 장치
KR0138872B1 (ko) 고성능 프로세서간 통신망의 노드 모듈
KR100208230B1 (ko) 전전자 교환기의 프로세서간 통신에서의 상태 신호 안정화 장치
KR100359451B1 (ko) 이동통신 시스템의 셀버스 이중화 장치
KR910006445B1 (ko) 경보 취합 장치
KR930020896A (ko) 패킷호 제어 프로세서 중재장치
KR100279930B1 (ko) 프로세서간 통신에서의 스탠바이 경로 테스트 방법 및 장치
KR950023071A (ko) 이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치
KR910005621A (ko) 시험 및 유지보수 장치
JPH0398320A (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
EP1074119B1 (en) Method and arrangement related to synchronous switching
JP2876908B2 (ja) 伝送路障害通知方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee