KR910005621A - 시험 및 유지보수 장치 - Google Patents

시험 및 유지보수 장치 Download PDF

Info

Publication number
KR910005621A
KR910005621A KR1019890011508A KR890011508A KR910005621A KR 910005621 A KR910005621 A KR 910005621A KR 1019890011508 A KR1019890011508 A KR 1019890011508A KR 890011508 A KR890011508 A KR 890011508A KR 910005621 A KR910005621 A KR 910005621A
Authority
KR
South Korea
Prior art keywords
circuit
time switch
processor
test
shift register
Prior art date
Application number
KR1019890011508A
Other languages
English (en)
Other versions
KR920005061B1 (ko
Inventor
오돈성
강구홍
박권철
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890011508A priority Critical patent/KR920005061B1/ko
Publication of KR910005621A publication Critical patent/KR910005621A/ko
Application granted granted Critical
Publication of KR920005061B1 publication Critical patent/KR920005061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H04Q1/22—Automatic arrangements
    • H04Q1/24—Automatic arrangements for connection devices
    • H04Q1/245—Automatic arrangements for connection devices in time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/16—Service observation; Fault circuit; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

내용 없음

Description

시험 및 유지보수 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성을 나타낸 블럭도.
제2도는 본 발명의 구성중 프로세서 인터페이스부의 세부 블럭도.

Claims (5)

  1. 디지탈 교환시스템의 타임 슬롯 장치 내에서 시험 및 유지보수를 하기 위한 장치에 있어서, 온라인/오프라인으로 타임스위치 장치의 통화로 시험 및 유지보수 기능을 수행하기 위해 타임스위치 프로세서(TSP)로 부터 모드 및 어드레스 수신 및 데이타 송수신 인터페이스 기능을 수행하는 프로세서 인터페이스수단(3), 상기 프로세서 인터페이스수단(3)에 연결되어 전송된 데이타를 일시 저장하기 위한 시프트레지스터(4), 상기 시프트 레지스터(4)에 연결되어 상기 타임스위치프로세서(TSP)로 부터 채널번호와 테스트 패턴 정보를 수신하여 테스트 패턴을 발생시켜 해당 채널로 송출하고 외부라인으로 부터 들어오는 데이타 중 상기 타임스위치 프로세서가 지정한 채널의 데이타를 상기 시프트 레지스터(4)로 송출하는 데스트 패턴 송수신수단(5), 상기 시프트 레지스터(4)에 연결되어 타임 스위치 장치에 수용되는 각 보드의 상태 및 이중화된 상대방 타임 스위치 장치의 상태등을 수신하여 상기 타임스위치 프로세서에 보내기 위해 상기 시프트 레지스터(4)로 송출하는 상태수신회로(2), 외부라인으로부터 들어오는 시스템 클럭(FS, DLK, 4MHz)을 수신하여 상기 테스트 패턴 송수신 수단(5)으로 필요한 클럭을 공급하고 타임 스위치 장치내의 다른 외부 장치로 클럭을 분배하는 클럭 분배 회로(1), 상기 시프트 레지스터(4)에 연결되어 타임 스위치 장치의 이중화를 소프트웨어 및 하드웨어로 제어하기 위한 이중화 제어회로(7), 및 상기 클럭 분배회로(1), 이중화 제어회로(7), 및 테스트 패턴 송수신 수단(5)에 연결된 비교기(6)로 구성된 것을 특징으로 하는 시험 및 유지보수장치.
  2. 제1항에 있어서, 상기 프로세서 인터페이스 수단(3)은 RS-485 통신 방식을 위한 인터페이스 회로(11), 상기 인터페이스 회로(11)에 연결된 직렬/병렬 변환회로(12), 상기 직렬/병렬 변환회로(12) 및 인터페이스 회로(12)에 연결된 모드 디코딩 및 모드 확인을 위한 수단(13), 상기 인터페이스 회로(11)에 연결되어 직렬/병렬 및 병렬/직렬변환을 하기 위한 수단(15), 상기 인터페이스 회로(11)에 연결되어 PCM패턴 정보를 송출하기 위한 수단(14)으로 구성되어 있는 것을 특징으로 하는 시험 및 유지보수장치.
  3. 제2항에 있어서, 상기 모드 디코딩 및 보드 확인 수단(13)은 4개의 모드 비트를 디코딩 하여 수행하고자 하는 기능을 판단하는 것을 특징으로 하는 시험 및 유지보수장치.
  4. 제2항에 있어서, 상기 인터페이스 회로(11)는 이중화된 TD-버스로 구성되어있는 것을 특징으로 하는 시험 및 유지보수장치.
  5. 제4항에 있어서, 상기 TD-버스를 체크하기 위하여 상기 타인 스위치 프로세서(TSP)는 1바이트를 상기 시프트 레지스터(4)로 보내어 저장시킨후 다시 읽음으로서 TD-버스의 정상여부를 확인하는 것을 특징으로 하는 시험 및 유지보수장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011508A 1989-08-12 1989-08-12 디지탈 교환시스템의 타임스위치시험 및 유지보수장치 KR920005061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011508A KR920005061B1 (ko) 1989-08-12 1989-08-12 디지탈 교환시스템의 타임스위치시험 및 유지보수장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011508A KR920005061B1 (ko) 1989-08-12 1989-08-12 디지탈 교환시스템의 타임스위치시험 및 유지보수장치

Publications (2)

Publication Number Publication Date
KR910005621A true KR910005621A (ko) 1991-03-30
KR920005061B1 KR920005061B1 (ko) 1992-06-26

Family

ID=19288880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011508A KR920005061B1 (ko) 1989-08-12 1989-08-12 디지탈 교환시스템의 타임스위치시험 및 유지보수장치

Country Status (1)

Country Link
KR (1) KR920005061B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000844A (ko) * 2002-06-25 2004-01-07 정근호 치즈를 감쌀 수 있는 어육 조성물 제조방법과 이 조성물로만든 가공식품

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000844A (ko) * 2002-06-25 2004-01-07 정근호 치즈를 감쌀 수 있는 어육 조성물 제조방법과 이 조성물로만든 가공식품

Also Published As

Publication number Publication date
KR920005061B1 (ko) 1992-06-26

Similar Documents

Publication Publication Date Title
US4100533A (en) Multipoint polling technique
CA1194608A (en) Direct memory access interface arrangement
US4146749A (en) Telecommunications network having multi-function spare network block
US4589106A (en) Data line card printed board assembly
US5119088A (en) Method for the identification of peripheral equipment within a digital communication system
US4242749A (en) Operating system for a data transmission system
US3904861A (en) Printed circuit board testing unit
US4510596A (en) Time slot assignment facilities
US4894827A (en) Redundancy and buffering circuits
KR910005621A (ko) 시험 및 유지보수 장치
KR980007174A (ko) 데이타 통신망 정합장치(An apparatus for interfacing data network to an upper layer system)
CA1269171A (en) Circuit for ccis data transfer between a cpu and a plurality of terminal equipment controllers
US4623888A (en) Multi-function control interface circuit
US3773973A (en) Universal data-communications interface
US4464748A (en) Remote data link switching arrangement
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100225043B1 (ko) 인터럽트를 이용한 다중 직렬통신방법 및 직렬통신장치
JPH0787470B2 (ja) データ伝送装置
KR920001859B1 (ko) 타임 스위치 제어 메모리장치
KR930008360B1 (ko) 2k 타임스위치
US6944176B1 (en) Method and apparatus for bit level network data multiplexing
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
GB1484472A (en) Arrangements for securing data transfers in a communication system
US4893309A (en) Digital interface between at least two subscriber line interface circuits and a processing unit
JP3006008B2 (ja) 擬似パターン発生・確認回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee