KR980006099A - 트렌치 소자 분리방법 - Google Patents

트렌치 소자 분리방법 Download PDF

Info

Publication number
KR980006099A
KR980006099A KR1019960025929A KR19960025929A KR980006099A KR 980006099 A KR980006099 A KR 980006099A KR 1019960025929 A KR1019960025929 A KR 1019960025929A KR 19960025929 A KR19960025929 A KR 19960025929A KR 980006099 A KR980006099 A KR 980006099A
Authority
KR
South Korea
Prior art keywords
forming
trench
spacer
region
semiconductor substrate
Prior art date
Application number
KR1019960025929A
Other languages
English (en)
Other versions
KR100207479B1 (ko
Inventor
홍수진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960025929A priority Critical patent/KR100207479B1/ko
Publication of KR980006099A publication Critical patent/KR980006099A/ko
Application granted granted Critical
Publication of KR100207479B1 publication Critical patent/KR100207479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

소자형성영역의 코너 쪽에 도핑농도를 높일 수 있는 트렌치 소자분리방법에 대해 기재되어 있다. 이는, 반도체기판상에 패드산화막을 형성하는 단계와, 상기 패드상화막위에 소자형성영역과 소자분리영역을 정의하기 위한 소정의 질화막패턴을 형성하는 단계와, 상기 질화막패턴의 측벽에 따라 불순물이 도핑된 금속층으로 이루어진 스페이서를 형성하는 단계와, 상기 질화막패턴 및 스페이서를 식각마스크로 적용하여 상기 반도체기판내에 소정깊이의 트렌치를 형성하는 단계와, 상기 트렌치에 절연물질을 채우는 단계와, 어닐링 공정을 실시함으로써 상기 스페이서에 도핑된 불순물을 반도체기판내로 확산시켜 반전 방지용 불순물 영역을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 트렌치 형셩을 위한 마스크로 사용된 스페이서를 불순물이 도핑된 금속물질로 제작함으로써, 후속되는 어닐링 공정만을 통하여 스페이서의 하부 근처, 즉, 도핑농도가 떨어지는 소자형성영역의 코너 부위에 자연스럽게 불순물 영역을 형성할 수 있어서, 종래에 문제되던 험프현상의 요인이 되는 n 채널의 반전을 방지할 수 있다.

Description

트렌치 소자분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명에 따른 트렌치 소자분리방법을 설명하기 위한 공정순서도이다.

Claims (3)

  1. 반도체기판상에 패드산화막을 형성하는 단계; 상기 패드산화막위에 소자형성영역과 소자분리영역을 정의하기 위한 소정의 질화막패턴을 형성하는 단계; 상기 질화막패턴의 측벽을 따라 불순물이 도핑된 금속층으로 이루어진 스페이서를 형성하는 단계; 상기 질화막패턴 및 스페이서를 식각마스크로 적용하여 상기 반도체기판내에 소정 깊이의 트렌치를 형성하는 단계 상기 트렌치에 절연물질을 채우는 단계; 및 어닐링 공정을 실시함으로써 상기 스페이서에 도핑된 불순물을 반도체기판내로 확산시켜 반전 방지용 불순물영역을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 트렌치 소자분리방법.
  2. 제1항에 있어서, 상기 불순물이 도핑된 금속층은 붕소나 인이 도핑된 산화물 계열의 물질 혹은 질화물 계열의 물질인 것을 특징으로 하는 트렌치 소자분리방법.
  3. 제2항에 있어서, 상기 불순물이 도핑된 금속층은 BSG, 혹은 PSL, 혹은 BN인것을 특징으로 하는 트렌치 소자분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025929A 1996-06-29 1996-06-29 트렌치 소자분리방법 KR100207479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025929A KR100207479B1 (ko) 1996-06-29 1996-06-29 트렌치 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025929A KR100207479B1 (ko) 1996-06-29 1996-06-29 트렌치 소자분리방법

Publications (2)

Publication Number Publication Date
KR980006099A true KR980006099A (ko) 1998-03-30
KR100207479B1 KR100207479B1 (ko) 1999-07-15

Family

ID=19464817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025929A KR100207479B1 (ko) 1996-06-29 1996-06-29 트렌치 소자분리방법

Country Status (1)

Country Link
KR (1) KR100207479B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000017223A (ko) * 1998-08-27 2000-03-25 마찌다 가쯔히꼬 반도체장치 및 그의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504552B1 (ko) * 2000-12-21 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 격리층 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000017223A (ko) * 1998-08-27 2000-03-25 마찌다 가쯔히꼬 반도체장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR100207479B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR890012402A (ko) 반도체 장치의 제조방법
KR890004411A (ko) 반도체장치의 제조방법
KR890011097A (ko) 반도체장치의 제조방법
KR980006099A (ko) 트렌치 소자 분리방법
KR970063780A (ko) 트랜지스터 제조방법
KR900001023A (ko) 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법
KR960026479A (ko) 반도체 소자의 제조방법
KR950034625A (ko) 모스(mos) 반도체 소자의 제조 방법
KR970060448A (ko) 반도체 장치의 트렌치형 소자분리 방법
JPS568849A (en) Manufacture of semiconductor integrated circuit
KR920010752A (ko) 반도체 소자의 격리막 형성방법
KR950007054A (ko) 반도체 소자 격리영역 형성방법
KR920015451A (ko) 트랜지스터의 격리층 형성방법
KR970053102A (ko) 모스전계효과 트랜지스터의 제조방법
KR960019611A (ko) 반도체소자 제조방법
KR980006536A (ko) 반도체소자의 제조방법
KR920017213A (ko) 반도체 장치의 소자격리 방법
KR930001340A (ko) 반도체 장치 제조방법
KR970063665A (ko) 반도체장치의 트렌치 소자분리 방법
KR950004488A (ko) 반도체장치의 소자분리방법
KR980005881A (ko) 반도체 소자의 제조방법
KR960026586A (ko) 반도체 소자의 소자분리 방법
KR910017620A (ko) 실리콘 산화막과 보론으로 도핑된 p+지역에 의한 반도체 소자의 격리방법
KR970004073A (ko) 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법
KR970003940A (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee