KR980005653A - 자기정렬 콘택 형성방법 - Google Patents

자기정렬 콘택 형성방법 Download PDF

Info

Publication number
KR980005653A
KR980005653A KR1019960026500A KR19960026500A KR980005653A KR 980005653 A KR980005653 A KR 980005653A KR 1019960026500 A KR1019960026500 A KR 1019960026500A KR 19960026500 A KR19960026500 A KR 19960026500A KR 980005653 A KR980005653 A KR 980005653A
Authority
KR
South Korea
Prior art keywords
forming
gate electrode
contact
oxide film
mask oxide
Prior art date
Application number
KR1019960026500A
Other languages
English (en)
Inventor
정의삼
이병석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026500A priority Critical patent/KR980005653A/ko
Publication of KR980005653A publication Critical patent/KR980005653A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 반도체 장치의 콘택형성 제조방법에 있어서, 게이트 전극용 전도막을 구비한 실리콘 기판에 게이트 전극용 마스크 산화막을 형성하는 단계; 상기 마스크 산화막 상에 게이트 전극 형성용 포토레지스트 패턴을 형성하여 상기 마스크산화막을 패턴닝하는 단계; 상기 마스크산화막을 식각마스크로 사용하여 습식식각하는 단계; 상기 기형성된 게이트 전극 측벽에 스페이서를 형성한 후, 상기 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 콘택형성용 포토레지스트 패턴을 형성하여 콘택식각하여 기판을 노출하는 단계를 포함하여 이루어진 것을 특징으로 하는 자기정렬 콘택 형성방법에 관한 것으로, 과도식각(Overetch)시, 충분한 스페이스 확보함에 따라 안정적인 콘택형성 공정을 수행하여 간단한 공정으로 인접소자간의 전기적 접촉(Short)을 방지하고 제조수율 향상시킬 수 있는 효과가 있다.

Description

자기정렬 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명에 따른 자기정렬 콘택형성 제조 공정도.

Claims (4)

  1. 반도체 장치의 콘택형성 제조방법에 있어서, 게이트 전극용 전도막을 구비한 실리콘 기판에 게이트 전극용 마스크 산화막을 형성하는 단계; 상기 마스크산화막 상에 게이트 전극 형성용 포토레지스트 패턴을 형성하여 상기 마스크산화막을 패턴닝하는 단계; 상기 마스크산화막을 식각마스크로 사용하여 게이트 전극용 전도막의 일부를 등방성 식각하는 단계; 상기 기형성된 게이트 전극 측벽에 스페이서를 형성한 후, 상기 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 콘택 형성용 포토레지스트 패턴을 형성하여 콘택식각하여 기판을 노출하는 단계를 포함하여 이루어진 것을 특징으로 하는 자기정렬 콘택 형성방법.
  2. 제1항에 있어서, 상기 등방성식각은 NH4OH, HO2, H2O를 혼합 가스로 이루어진 것을 특징으로 하는 자기정렬 콘택 형성방법.
  3. 제1항에 있어서, 상기 등방성식각은 실란(SiH4)가스로 이루어진 것을 특징으로 하는 자기정렬 콘택 형성방법.
  4. 제1항에 있어서, 상기 전도막은 폴리실리콘 막인 것을 특징으로 하는 자기정렬 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026500A 1996-06-29 1996-06-29 자기정렬 콘택 형성방법 KR980005653A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026500A KR980005653A (ko) 1996-06-29 1996-06-29 자기정렬 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026500A KR980005653A (ko) 1996-06-29 1996-06-29 자기정렬 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR980005653A true KR980005653A (ko) 1998-03-30

Family

ID=66241548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026500A KR980005653A (ko) 1996-06-29 1996-06-29 자기정렬 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR980005653A (ko)

Similar Documents

Publication Publication Date Title
KR100206878B1 (ko) 반도체소자 제조방법
TW260813B (en) Method of manufacturing a semiconductor device having low-resistance gate electrode
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR950001901A (ko) 콘택홀 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US6180515B1 (en) Method of fabricating self-align contact window with silicon nitride side wall
KR960012359A (ko) 실리콘 질화물의 에칭 방법
US6939768B2 (en) Method of forming self-aligned contacts
KR980005653A (ko) 자기정렬 콘택 형성방법
KR20010004237A (ko) 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법
KR970052336A (ko) 반도체소자의 콘택홀 형성방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR960002568A (ko) 반도체 소자의 콘택홀 형성방법
KR970060387A (ko) 반도체 장치의 제조 방법
KR100560294B1 (ko) 반도체 소자의 자기정렬 콘택 형성 방법
KR970077457A (ko) 반도체소자 제조방법
KR970048928A (ko) 반도체장치의 미세패턴 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR960036025A (ko) 고집적 반도체장치의 배선 형성방법
KR970052203A (ko) 반도체 소자의 콘택홀 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR20020056268A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid