KR970705080A - 외부 메모리로의 액세스 요청을 파이프라이닝하는 마이크로프로세서(Microprocessor with Pipelined Access Request to External Memory) - Google Patents

외부 메모리로의 액세스 요청을 파이프라이닝하는 마이크로프로세서(Microprocessor with Pipelined Access Request to External Memory) Download PDF

Info

Publication number
KR970705080A
KR970705080A KR1019970700561A KR19970700561A KR970705080A KR 970705080 A KR970705080 A KR 970705080A KR 1019970700561 A KR1019970700561 A KR 1019970700561A KR 19970700561 A KR19970700561 A KR 19970700561A KR 970705080 A KR970705080 A KR 970705080A
Authority
KR
South Korea
Prior art keywords
memory
cycle
information
address
dram
Prior art date
Application number
KR1019970700561A
Other languages
English (en)
Other versions
KR100386638B1 (ko
Inventor
로버트 제이. 디비어
랄프 헤이네스
마리오 네미로브스키
알렉산더 페레츠
Original Assignee
존 엠. 클락3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락3세
Publication of KR970705080A publication Critical patent/KR970705080A/ko
Application granted granted Critical
Publication of KR100386638B1 publication Critical patent/KR100386638B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리 요청은 관련된 명령이 실행되는 사이클과 동일한 클럭 사이클 동안 메모리 어드레스를 형성하고, 정보가 외부 메모리로부터 출력되는 클럭 사이클로 진행되는 클럭 사이클 동안 준비 신호를 발생하고, 외부 메모리로부터 수신된 정보를 정보가 수신되는 사이클과 동일한 사이클 동안 레지스터 파일로 전달함으로써, 외부 메모리로 파이프라인되어 진다. 또한, 명령이 이전의 명령에 의해 요청된 정보를 필요로 하면, 이정보는 수신되는 시아클과 동일한 사이클 동안 산술 논리 장치 (ALU)로 전달된다. 그 결과, DRAM에 기억된 정보를 인출하는데 필요한 사이클 시간을 상당히 감소시킬 수 있다.

Description

외부 메모리로의 액세스 요청을 파이프라이닝하는 마이크로프로세서 (Microprocessor with Pipelined Access Request to External Memory)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 파이프라인 프로세서를 통한 명령의 흐름을 예시하는 블럭도.

Claims (1)

  1. 외부 메모리로의 메모리 요청을 파이프라이닝하기 위한 1-사이클 메모리 액세스 회로에 있어서, 파이프라인프로세서를 포함하되, 상기 파이프라인 프로세서는 제1 클럭 주기 동안의 어느 한 시점에서 파이프라인 진행 신호가 사전 정해진 논리 상태로 설정되고 복수의 제1 제어 신호가 사전 정해진 논리 상태로 설정되면 정보를 외부 메모리로 전송하거나, 또는 외부 메모리로부터 정보를 수신하는 명령에 응답하여 내부 어드레스를 형성하고 출력시키는 실행 스테이지와, 상기 파이프라인 진행 신호가 제2 클럭 주기 동안의 어느 한 시점에서 상기 사전 정해진 논리 상태로 설정되면 상기 실행 스케이지로부터 출력된 상기 내부 어드레스르 랫치하여 출력시키는 제1 기록 스테이지와 준비 신호가 상기 제2 클럭 주기 동안 사전 정해진 논리 상태로 설정되면 제3 클럭 사이클 동안 데이타 버스로부터 정보를 랫치하여 입력시키는 제2 기록 스테이지와, 복수의 제2 제어 신호가 사전 정해진 논리 상태로 설정되면 상기 준비 신호의 논리 상태에 응답하여 상기 파이프라인 진행 신화의 논리 상태를 변화시키는 전역 제어기와, 다이나믹 랜덤 액세스 메모리(DRAM) 제어기를 포함하며, 상기 다이나믹 랜덤 액세서 메모리(DRAM) 제어기는 상기 메모리 어드레스가 상기 DRAM 제어기에 의해 제어된 어드레스 공간 내에 있으며, 상기 메모리 어드레스는 최종 메모리 어드레스와 동일한 메모리의 페이지 내에 있으며, 행 어드레스 스트로브가 상기 최종 메모리 어드레스의 행어드레스가 유효한 상태인 것을 나타내면, 상기 제2 클럭 주기 동안 DRAM으로부터 나온 상기 메모리 어드레스에 관련된 정보를 요청하며, 상기 제2 클럭 주기 동안 상기 DRAM으로부터 출력된 상기 메모리 어드레스에 관련된 정보를 포착하여, 상기 제3 클럭 주기 동안 상기 데이타 버스 상에서 상기 정보를 출력하는 것을 특징으로 하는 1-사이클 메모리 액세스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700561A 1995-05-26 1996-05-23 외부메모리로의액세스요청을파이프라이닝하는마이크로프로세서 KR100386638B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/451,150 US5752269A (en) 1995-05-26 1995-05-26 Pipelined microprocessor that pipelines memory requests to an external memory
US08/451,150 1995-05-26

Publications (2)

Publication Number Publication Date
KR970705080A true KR970705080A (ko) 1997-09-06
KR100386638B1 KR100386638B1 (ko) 2003-08-19

Family

ID=23791017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700561A KR100386638B1 (ko) 1995-05-26 1996-05-23 외부메모리로의액세스요청을파이프라이닝하는마이크로프로세서

Country Status (5)

Country Link
US (1) US5752269A (ko)
EP (1) EP0772822B1 (ko)
KR (1) KR100386638B1 (ko)
DE (1) DE69618430T2 (ko)
WO (1) WO1996037830A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525971B2 (en) * 1995-06-30 2003-02-25 Micron Technology, Inc. Distributed write data drivers for burst access memories
US6804760B2 (en) * 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
JPH09161471A (ja) * 1995-12-06 1997-06-20 Internatl Business Mach Corp <Ibm> Ｄｒａｍシステム、ｄｒａｍシステムの動作方法
US7681005B1 (en) * 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US5987578A (en) * 1996-07-01 1999-11-16 Sun Microsystems, Inc. Pipelining to improve the interface of memory devices
US6401186B1 (en) 1996-07-03 2002-06-04 Micron Technology, Inc. Continuous burst memory which anticipates a next requested start address
US6981126B1 (en) * 1996-07-03 2005-12-27 Micron Technology, Inc. Continuous interleave burst access
US7103742B1 (en) * 1997-12-03 2006-09-05 Micron Technology, Inc. Burst/pipelined edo memory device
US6112294A (en) * 1998-07-09 2000-08-29 Advanced Micro Devices, Inc. Concurrent execution of multiple instructions in cyclic counter based logic component operation stages
SE512773C2 (sv) 1998-10-28 2000-05-08 Imsys Ab Metod och anordning för kontroll/access av DRAM-minnen
US6427191B1 (en) * 1998-12-31 2002-07-30 Intel Corporation High performance fully dual-ported, pipelined cache design
US6542159B1 (en) * 1999-05-19 2003-04-01 Ati International S.R.L. Apparatus to control memory accesses in a video system and method thereof
US6469703B1 (en) 1999-07-02 2002-10-22 Ati International Srl System of accessing data in a graphics system and method thereof
US7233598B2 (en) * 2002-03-05 2007-06-19 Hewlett-Packard Development Company, L.P. System and method for speculatively issuing memory requests while maintaining a specified packet order
US7073026B2 (en) * 2002-11-26 2006-07-04 Advanced Micro Devices, Inc. Microprocessor including cache memory supporting multiple accesses per cycle
WO2004099995A2 (en) * 2003-05-09 2004-11-18 Koninklijke Philips Electronics N.V. Hierarchical memory access via pipelining
US7111153B2 (en) * 2003-09-30 2006-09-19 Intel Corporation Early data return indication mechanism
JP5132074B2 (ja) 2006-04-13 2013-01-30 オンセミコンダクター・トレーディング・リミテッド メモリアクセス装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335336A (en) * 1988-03-28 1994-08-02 Hitachi, Ltd. Memory device having refresh mode returning previous page address for resumed page mode
JPH077356B2 (ja) * 1989-05-19 1995-01-30 株式会社東芝 パイプライン方式のマイクロプロセッサ
US5204953A (en) * 1989-08-04 1993-04-20 Intel Corporation One clock address pipelining in segmentation unit
US5259006A (en) * 1990-04-18 1993-11-02 Quickturn Systems, Incorporated Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
US5239639A (en) * 1990-11-09 1993-08-24 Intel Corporation Efficient memory controller with an independent clock
US5189319A (en) * 1991-10-10 1993-02-23 Intel Corporation Power reducing buffer/latch circuit
JP3547740B2 (ja) * 1992-03-25 2004-07-28 ザイログ，インコーポレイテッド 命令高速解読パイプラインプロセッサ
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
US5469544A (en) * 1992-11-09 1995-11-21 Intel Corporation Central processing unit address pipelining
US5553270A (en) * 1993-09-01 1996-09-03 Digital Equipment Corporation Apparatus for providing improved memory access in page mode access systems with pipelined cache access and main memory address replay
US5404473A (en) * 1994-03-01 1995-04-04 Intel Corporation Apparatus and method for handling string operations in a pipelined processor
US5502835A (en) * 1994-08-31 1996-03-26 Motorola, Inc. Method for synchronously accessing memory

Also Published As

Publication number Publication date
EP0772822A1 (en) 1997-05-14
WO1996037830A1 (en) 1996-11-28
DE69618430T2 (de) 2002-09-26
DE69618430D1 (de) 2002-02-14
US5752269A (en) 1998-05-12
KR100386638B1 (ko) 2003-08-19
EP0772822B1 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
KR970705080A (ko) 외부 메모리로의 액세스 요청을 파이프라이닝하는 마이크로프로세서(Microprocessor with Pipelined Access Request to External Memory)
US20070006002A1 (en) Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method
KR940012147A (ko) 마이크로컴퓨터 시스템
KR19990007462A (ko) 페이지 모드에서의 메모리 소자 제어 방법 및 장치
JPH06139189A (ja) 共有バス調停機構
US6401197B1 (en) Microprocessor and multiprocessor system
KR840001728A (ko) 마이크로 프로세서
JPH08509082A (ja) マルチフェーズ、マルチアクセスパイプラインメモリシステム
US5159672A (en) Burst EPROM architecture
JPH0346850B2 (ko)
US6272583B1 (en) Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths
JPS61118850A (ja) マイクロプロセツサ
US5526500A (en) System for operand bypassing to allow a one and one-half cycle cache memory access time for sequential load and branch instructions
KR100321745B1 (ko) 외부메모리액세스를위한마이크로컨트롤러유닛
US6292867B1 (en) Data processing system
US5677859A (en) Central processing unit and an arithmetic operation processing unit
CA2157435C (en) Vector data bypass mechanism for vector computer
JPS60205760A (ja) メモリ制御装置
US10061737B2 (en) Signal processing device, method of signal processing, storage medium, and electronic musical instrument
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
JPS60195661A (ja) デ−タ処理システム
US5109516A (en) Sequence controller for controlling next operating state with a short sequence
JP3366235B2 (ja) データ読み出し制御装置
JP3956698B2 (ja) メモリ制御装置
KR970016886A (ko) 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee