KR970067339A - 효율적인 공용램 사용장치 및 방법 - Google Patents

효율적인 공용램 사용장치 및 방법 Download PDF

Info

Publication number
KR970067339A
KR970067339A KR1019960008825A KR19960008825A KR970067339A KR 970067339 A KR970067339 A KR 970067339A KR 1019960008825 A KR1019960008825 A KR 1019960008825A KR 19960008825 A KR19960008825 A KR 19960008825A KR 970067339 A KR970067339 A KR 970067339A
Authority
KR
South Korea
Prior art keywords
common ram
ram access
transmission
buffer
receiving
Prior art date
Application number
KR1019960008825A
Other languages
English (en)
Other versions
KR0179950B1 (ko
Inventor
강윤근
Original Assignee
이종수
Lg 산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, Lg 산전주식회사 filed Critical 이종수
Priority to KR1019960008825A priority Critical patent/KR0179950B1/ko
Publication of KR970067339A publication Critical patent/KR970067339A/ko
Application granted granted Critical
Publication of KR0179950B1 publication Critical patent/KR0179950B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 두 씨피유간에 사용되는 공용램 사용장치 및 방법에 관한 것으로, 특히 씨피유가 있는 각각의 두 모듈간의 효율적인 공용램 사용장치 및 방법에 관한 것으로, 종래에는 한쪽의 씨피유가 공용램을 사용시 송수신 데이타를 모두 처리한 후 공용램의 액서스권을 풀어주기 때문에 또다른 씨피유가 공용램을 사용하기 위해서는 상당시간동안 대기 상태에 있어야 하므로 전체 시스템의 효율이 떨어지는 문제점이 있었으나, 본 발명은 한개의 공용램에서 송수신 데이타를 모두 처리하지 않고 송신용 공용램과 수신용 공용램을 각각 분리하여 이를 통해 한쪽의 씨피유가 데이타를 송신시 다른 한쪽의 씨피유는 데이타 수신을 처리하도록 하여 두 씨피유가 공용램을 사용하려는 상황에서도 대기시간을 최소로 줄이게 됨으로써 시스템의 효율의 향상도 도모할 수 있는 효과가 있게된다.

Description

효율적인 공용램 사용장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 효율적인 공용램 사용장치를 나타낸 도, 제5도는 제4씨피유간의 공용램 액서스 및 사용시간을 나타낸 타이밍 도, 제6도는 본 발명 효율적인 공용램 사용방법을 나타낸 도.

Claims (2)

  1. 어느 한 씨피유가 데이타를 송신하고자 송신 공용램의 액서스를 획득하였는가를 판단하는 제1과정과, 상기 제1과정에 의한 판단결과 송신 공용램 액서스를 획득하였다면 송신 데이타를 처리한 다음 수신 공용램 액서스를 획득하였는가를 판단하는 제2과정과, 상기 제2과정에 의하여 수신 공용램 액서스가 획득하였다면 수신 데이타를 처리한 다음 공용램 액서스를 푸는 제3과정과, 상기 제1과정에 의한 판단 결과 송신 공용램 액서스를 획득하지 않았다면 수신 데이타를 처리한 다음 송신 공용램 액서스를 획득하였는가를 판단하는 제4과정과, 상기 제4과정에 의하여 송신 공용램 액서스가 획득되었다면 송신 데이타를 처리한 다음 공용램 액서스를 푸는 제5과정으로 이루어진 것을 특징으로 하는 효율적인 공용램 사용방법.
  2. 송신 또는 수신 공용램 액서스신호(XXA,XXC)를 출력하는 제1씨피유(200)와, 상기 제1씨피유(210)가 수신 공용램 액서스신호(XXA)를 출력하면 수신 공용램 액서스신호(XXD)를 출력하고, 반면에 수신 공용램 액서스신호(XXC)를 출력하면 송신 공용램 액서스신호(XXB)를 출력하는 제2씨피유(210)와, 상기 두 씨피유(200,210)로부터의 송신 공용램 액서스 신호(XXA,XXB)를 인가받아 이의 우선순위를 결정하여 선택신호(CSAA,CSBB)를 출력하는 송신 공용램 액서스 제어부(220)와, 상기 두 씨피유(200,210)로부터 수신 공용램 액서스신호(XXC,XXD)를 인가받아 이의 우선순위를 결정하여 선택신호(CSCC,CSDD)를 출력하는 수신공용램 액서스 제어부(230)와, 상기 송신 공용램 액서스 제어부(220)의 선택신호(CSAA,CSBB)에 인해 인에이블되어 입력되는 데이타(ataA,DataB)를 송신 공용램(280)으로 전달하는 제1버퍼(240) 및 제2버퍼(250)와, 상기 제1버퍼(240) 및 제2버퍼(250)의 출력을 인가받아 송신 데이타를 처리하는 송신 공용램(280)과, 상기 수신 공용램 액서스 제어부(230)의 선택신호(CSCC,CSDD)에 의해 인에이블되어 입력되는 데이타(DataA,DataB)를 수신 공용램(290)으로 전달하는 제3버퍼(260) 및 제4버퍼(270)와, 상기 제1버퍼(260) 및 제2버퍼(270)의 출력을 인가받아 송신 데이타를 처리하는 송신 공용램(290)으로 구성하여 된 것을 특징으로 하는 효율적인 공용램 사용장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960008825A 1996-03-28 1996-03-28 효율적인 공용램 사용장치 및 방법 KR0179950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008825A KR0179950B1 (ko) 1996-03-28 1996-03-28 효율적인 공용램 사용장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008825A KR0179950B1 (ko) 1996-03-28 1996-03-28 효율적인 공용램 사용장치 및 방법

Publications (2)

Publication Number Publication Date
KR970067339A true KR970067339A (ko) 1997-10-13
KR0179950B1 KR0179950B1 (ko) 1999-04-15

Family

ID=19454250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008825A KR0179950B1 (ko) 1996-03-28 1996-03-28 효율적인 공용램 사용장치 및 방법

Country Status (1)

Country Link
KR (1) KR0179950B1 (ko)

Also Published As

Publication number Publication date
KR0179950B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970059951A (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
RU99118019A (ru) Система обработки данных
JPS5636709A (en) Numerical control system
US6567321B2 (en) Semiconductor memory device using dedicated command and address strobe signal and associated method
KR970067339A (ko) 효율적인 공용램 사용장치 및 방법
JPS6040749B2 (ja) シリアル伝送装置
US5303345A (en) Method for controlling data sending and receiving operations of a microprocessor
CN106547719A (zh) 一种系统通信和控制处理同步方法
JP2578773B2 (ja) シリアルデ−タ転送装置
KR960016277B1 (ko) 음성데이타 전송회로
JP2576965Y2 (ja) 通信制御装置
JPS62245834A (ja) 同報通信システム
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
KR0169626B1 (ko) 비동기 데이타 수신장치의 리얼 데이타 검출장치
JPH0669978A (ja) プロセッサ間通信方式
KR100739117B1 (ko) 호스트와 직접 연결된 인터페이스 모듈을 구비하는전자장치 및 그의 데이터 전송방법.
KR970058009A (ko) 파이프 라인 구조를 가지는 다중 프로세서 화상 처리 장치
KR950020207A (ko) 다중 프로세서의 통신장치
JPH035863A (ja) デジタルシステム
KR19990024595A (ko) 디에스피 칩에서 연속된 데이터 처리방법
JPS60114049A (ja) 通信制御装置
JPH0421149A (ja) Ｄｍａデータ伝送装置
JPH02141142A (ja) 異常検出回路
JPH04929A (ja) データ受信回路
JPH088940A (ja) 単方向ループ型伝送回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee