KR970053942A - 핀(fin)형 전하저장전극 형성 방법 - Google Patents

핀(fin)형 전하저장전극 형성 방법 Download PDF

Info

Publication number
KR970053942A
KR970053942A KR1019950050906A KR19950050906A KR970053942A KR 970053942 A KR970053942 A KR 970053942A KR 1019950050906 A KR1019950050906 A KR 1019950050906A KR 19950050906 A KR19950050906 A KR 19950050906A KR 970053942 A KR970053942 A KR 970053942A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
forming
semiconductor device
ratio
Prior art date
Application number
KR1019950050906A
Other languages
English (en)
Other versions
KR100223773B1 (ko
Inventor
김상욱
이해정
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050906A priority Critical patent/KR100223773B1/ko
Publication of KR970053942A publication Critical patent/KR970053942A/ko
Application granted granted Critical
Publication of KR100223773B1 publication Critical patent/KR100223773B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 핀 형 전하저장전극 형성 방법에 있어서; 전하저장전극 마스크를 질화막으로 형성하여 적층되어온 산화막을 습식식각으로 제거한 후, H2O에 대한 NH4OH의 비율이 0.1% 내지 50%이고, H20에 대한 H2O2의 비율이 1% 내지 50%로서 웨트 스테이션에서 자동으로 혼합가능한 비율로 혼합된 NH4OH+H2O2+H2O 세정용액으로 노출되는 폴리실리콘막 표면을 세정하는 것을 특징으로 하는 핀 형 전하저장전극 형성 방법에 관한 것으로, 종래 수작업으로 진행되어 오던 상기 세정 용액의 공급의 자동화가 가능하게 되어 반도체소자의 개발기간 단축 및 반도체 소자의 특성과 수율을 향상시키는 효과가 있다.

Description

핀(FIN) 형 전하저장전극 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정도.

Claims (1)

  1. 반도체 소자의 핀 형 전하저장전극 형성 방법에 있어서; 전하저장전극 마스크를 질화막으로 형성하여 적층되어온 산화막을 습식식각으로 제거한 후, H2O에 대한 NH4OH의 비율이 0.1% 내지 50%이고, H2O에 대 H2O2의 비율이 1% 내지 50%로서 웨트 스테이션에서 자동으로 혼합가능한 비율로 혼합된 NH4OH+H2O2+H2O 세정용액으로 노출되는 폴리실리콘막 표면을 세정하는 것을 특징으로 하는 핀 형 전하저장전극 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050906A 1995-12-16 1995-12-16 핀형 전하저장전극 형성 방법 KR100223773B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050906A KR100223773B1 (ko) 1995-12-16 1995-12-16 핀형 전하저장전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050906A KR100223773B1 (ko) 1995-12-16 1995-12-16 핀형 전하저장전극 형성 방법

Publications (2)

Publication Number Publication Date
KR970053942A true KR970053942A (ko) 1997-07-31
KR100223773B1 KR100223773B1 (ko) 1999-10-15

Family

ID=19440732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050906A KR100223773B1 (ko) 1995-12-16 1995-12-16 핀형 전하저장전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100223773B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769992B1 (ko) * 2007-01-19 2007-10-25 한국전자통신연구원 탄소나노튜브 정제 용액 및 그에 의한 탄소나노튜브의 정제방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769992B1 (ko) * 2007-01-19 2007-10-25 한국전자통신연구원 탄소나노튜브 정제 용액 및 그에 의한 탄소나노튜브의 정제방법

Also Published As

Publication number Publication date
KR100223773B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR960019770A (ko) 상보형 모스 소자의 게이트 전극 형성 방법
KR970053942A (ko) 핀(fin)형 전하저장전극 형성 방법
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
JPS5583264A (en) Method of fabricating mos semiconductor device
KR0126784B1 (en) Cleaning method of semiconductor substrate and cleaning material therefor
KR910001904A (ko) 다결정실리콘 산화에 의한 ldd 형성방법
KR960002612A (ko) 폴리실리콘막 세정방법
KR100256236B1 (ko) 전하저장 전극 형성 방법
KR940016540A (ko) 반도체 소자의 클리닝 방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR960019538A (ko) 두께를 초과하여 형성된 층의 식각방법
KR960019551A (ko) 웨이퍼 세정방법
KR960026292A (ko) 반도체 소자의 스텝커버리지 특성 개선방법
KR950027983A (ko) 완충 폴리실리콘막의 식각방법
KR900002449A (ko) 반도체 소자의 콘택 배선방법
KR960002677A (ko) 반도체 소자용 실리사이드막 형성방법
KR980005811A (ko) 반도체 소자의 필드 산화막 형성방법
KR980005901A (ko) 반도체 장치의 폴리실리콘막 세정방법
KR930018721A (ko) 디램 셀의 캐패시터 저장전극 제조방법
KR970052621A (ko) 반도체 소자의 제조 방법
KR960026466A (ko) 반도체 소자의 폴리사이드층 형성방법
KR970023828A (ko) 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법
KR950009941A (ko) 반도체 소자의 접촉창 형성방법
KR960002621A (ko) 반도체 소자의 희생산화막 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee