KR970052919A - 웨이퍼의 불순물 제거방법 - Google Patents

웨이퍼의 불순물 제거방법 Download PDF

Info

Publication number
KR970052919A
KR970052919A KR1019950048746A KR19950048746A KR970052919A KR 970052919 A KR970052919 A KR 970052919A KR 1019950048746 A KR1019950048746 A KR 1019950048746A KR 19950048746 A KR19950048746 A KR 19950048746A KR 970052919 A KR970052919 A KR 970052919A
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
amount
liters
remove impurities
Prior art date
Application number
KR1019950048746A
Other languages
English (en)
Other versions
KR0172049B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950048746A priority Critical patent/KR0172049B1/ko
Publication of KR970052919A publication Critical patent/KR970052919A/ko
Application granted granted Critical
Publication of KR0172049B1 publication Critical patent/KR0172049B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 웨이퍼 내에 내포되어 있는 금속성 불순물을 제거하기 위한 웨이퍼 불순물 제거방법을 제공하는 것으로, 금속성 불순물이 내포된 웨이퍼에 산화공정 및 식각 공정을 통하여 상기 금속성 불순물을 상기 웨이퍼로부터 제거하여 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

웨이퍼의 불순물 제거방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a내지 1d도는 본 발명에 따른 웨이퍼 불순물 제거방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 1a : 웨이퍼 2 : 제1산화막
3 : 제2산화막 a : 금속성 불순물

Claims (8)

  1. 웨이퍼의 불순물 제거방법에 있어서, 소정의 제조과정을 마친 웨이퍼상에 O2및 N2가스 분위기하에서 건식산화시켜 제1산화막을 형성하는 단계와, 상기 단계로부터 상기 1산화막이 형성된 웨이퍼상에 O2및 H2가스 분위기하에서 습식산화시켜 제2산화막을 형성하는 단계와, 상기 단계로부터 상기 웨이퍼상에 형성된 상기 제1및 제2산화막을 HF 및 H2O가스 분위기하에서 제거하는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  2. 제1항에 있어서, 상기 건식산화는 1000내지 1200℃의 온도로 20내지 40분간 실시하는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  3. 제1항에 있어서, 상기 건식산화시 상기 O2의 가스량은 2내지 4리터이고, 상기 N2의 가스량은 30내지 50리터인 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  4. 제1항에 있어서, 상기 제1산화막의 두께는 300내지 400Å로 형성되는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  5. 제1항에 있어서, 상기 습식산화는 800내지 900℃의 온도로 3분 내지 7분동안 실시하는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  6. 제1항에 있어서, 상기 습식산화시 상기 O2의 가스량은 3 내지 7리터이고, H2의 가스량은 2내지 4리터인 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  7. 제1항에 있어서, 상기 제2산화막의 두께는 100내지 150Å로 형성되는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
  8. 제1항에 있어서, 상기 식각공정시 사용되는 용액은 HF : H2O가 10 : 1비율로 실시하는 것을 특징으로 하는 웨이퍼의 불순물 제거방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048746A 1995-12-12 1995-12-12 웨이퍼의 불순물 제거방법 KR0172049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048746A KR0172049B1 (ko) 1995-12-12 1995-12-12 웨이퍼의 불순물 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048746A KR0172049B1 (ko) 1995-12-12 1995-12-12 웨이퍼의 불순물 제거방법

Publications (2)

Publication Number Publication Date
KR970052919A true KR970052919A (ko) 1997-07-29
KR0172049B1 KR0172049B1 (ko) 1999-03-30

Family

ID=19439281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048746A KR0172049B1 (ko) 1995-12-12 1995-12-12 웨이퍼의 불순물 제거방법

Country Status (1)

Country Link
KR (1) KR0172049B1 (ko)

Also Published As

Publication number Publication date
KR0172049B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR940016544A (ko) 반도체기판의 작성방법 및 고체촬상장치의 제조방법
US3574010A (en) Fabrication of metal insulator semiconductor field effect transistors
KR970003794A (ko) 반도체 장치의 소자분리 방법
KR920010774A (ko) 반도체장치의 제조방법
KR970052919A (ko) 웨이퍼의 불순물 제거방법
KR19980073847A (ko) 반도체 웨이퍼 세정방법 및 산화막형성방법
KR970053379A (ko) 소자 격리영역의 형성방법
KR950027976A (ko) 반도체 소자의 트렌치 세정 방법
JPS62293728A (ja) 半導体装置の製造方法
KR880011888A (ko) 반도체장치의 제조방법
KR960019592A (ko) 웨이퍼에서의 불순물 농도 감소 방법
KR930008997A (ko) 반응성 이온식각시 형성되는 불순물 침투층의 회복방법
KR930020601A (ko) 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법
KR970008396A (ko) 다중합체(polymer) 제거방법
KR0172045B1 (ko) 산화막 형성방법
KR940010181A (ko) 반도체장치의 얕은 접합 형성방법
KR950021253A (ko) 반도체 소자의 게이트 산화막 형성방법
KR910019136A (ko) 반도체 제조방법
KR970023989A (ko) 반도체소자의 소자분리절연막 형성방법
KR970003581A (ko) 반도체소자의 금속불순물 제거방법
KR950027999A (ko) 반도체 소자의 산화막 형성방법
KR980005368A (ko) 반도체 소자의 게이트 산화막 제조방법
KR970023813A (ko) 반도체 소자 제조 방법
KR950021187A (ko) 웨이퍼 세정방법
KR980005605A (ko) 반도체 소자의 폴리실리콘층 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee