KR970052330A - 반도체 소자의 금속 배선 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속 배선 방법에 관한 것으로서, 특히 다중 금속 배선의 제조시에 알루미늄 플러그를 형성하여 배선 저항을 감소시킬 수 있는 반도체 소자의 금속 배선방법에 관한 것으로, 본 발명에 따르면, 다층 금속 배선을 연결시키기 위하여 텅스텐-플러그 대신에 알루미늄-플러그를 형성하므로써 반도체 소자의 금속 배선 제조시 배선의 저항을 줄일 수 있게 되어 고집적화에 대응하는 낮은 소비전력을 구현할 수 있는 효과가 있다.

Description

반도체 소자의 금속 배선 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도의 (가) 내지 (카)는 본 발명에 따른 반도체 소자의 금속 배선 제조방법을 순차적으로 나타낸 단면도.

Claims (8)

1. (A) 반도체 기본 전극이 구비된 반도체 기판상에 소정 두께의 제1절연막을 형성하는 단계; (B) 상기 제1절연막 상부에 제1금속 배선을 형성하는 단계; (C) 상기 (B)단꼐의 결과물 상부에 제2절연막을 형성하는 단계; (D) 상기 제2절연막의 소정 부분을 식각하여 하부의 제1금속 배선을 노출시키는 단계; (E) 상기 (D)단계의 결과물 상부에 플러그용 알루미늄 합금막을 형성하는 단계; (F) 상기 알루미늄 합금막 상부에 감광막 패턴을 형성하고, 상기 감광막 패턴의 형태로 식각하여 플러그를 형성하는 단계; (G) 상기 (F)단계의 결과물 상부에 산화막을 형성하고, 상기 산화막을 플러그 상단이 노출될때 까지 연마하는 단계; 및 (H) 상기 (G) 단계의 구조물 상부에 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
2. 제1항에 있어서, 상기 (C)단계에서 제2절연막의 두께는 1,000 내지 3,000Å인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
3. 제1항 또는 제2항에 있어서, 상기 (C)단계에서 상기 제2절연막의 플라즈마 보조 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
4. 제1항 또는 제2항에 있어서, 상기 (C)단계에서 상기 제2절연막은 실리콘 과농도성 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
5. 제1항에 있어서, 상기 (E)단계에서의 알루미늄 합금막은 150 내지 250℃의 온도하에서 5000 내지 10000Å를 형성하고, 400 내지 650℃의 온도하에서 연속적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 방법.
6. 제1항 또는 제5항에 있어서, 상기 (F)단계에서, 감광막 패턴간의 폭은 상기 (D)단계에서의 노출된 제1금속 배선의 폭보다 0.05 내지 0.3㎛정도 더 큰 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
7. 제1항에 있어서, 상기 (G)단계에서의 산화막은 오존-TEOS 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 방법.
8. 제6항에 있어서, 상기 오존-TEOS 산화막의 두께는 7,000 내지 13,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.