KR970052111A - 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법 - Google Patents

다중 웰 구조를 가지는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970052111A
KR970052111A KR1019960045752A KR19960045752A KR970052111A KR 970052111 A KR970052111 A KR 970052111A KR 1019960045752 A KR1019960045752 A KR 1019960045752A KR 19960045752 A KR19960045752 A KR 19960045752A KR 970052111 A KR970052111 A KR 970052111A
Authority
KR
South Korea
Prior art keywords
well
conductivity type
semiconductor device
transistor
channel
Prior art date
Application number
KR1019960045752A
Other languages
English (en)
Other versions
KR100206715B1 (ko
Inventor
다까유끼 유아사
가즈히꼬 이노구찌
오창봉
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤, 김광호, 삼성전자 주식회사 filed Critical 쯔지 하루오
Priority to KR1019960045752A priority Critical patent/KR100206715B1/ko
Publication of KR970052111A publication Critical patent/KR970052111A/ko
Priority to JP9277864A priority patent/JPH10125800A/ja
Application granted granted Critical
Publication of KR100206715B1 publication Critical patent/KR100206715B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 다중 웰 반도체 장치에 관한 것으로, 특히 제1도전형의 반도체 기판상에 형성된 제2도전형의 제1웰과 제1도전형의 제2웰을 가지는 반도체 장치에 있어서, 상기 제2도전형의 제1웰 내부에 형성되어 제1도전형의 채널을 갖는 트랜지스터의 소오스 또는 드레인이 되는 제1도전형의 제3웰과, 상기 제1도전형의 제2웰에 형성되어 제2도전형의 채널을 갖는 트랜지스터의 소오스 및 드레인이 되는 제2도전형의 제4웰을 가짐을 특징으로 하는 반도체 장치를 구현하는 것이다.

Description

다중 웰 구조를 가지는 반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 종래 기술에 따른 반도체 장치의 수직단면도.
도 2는 본 발명의 일실시예에 따른 반도체 장치의 수직단면도.

Claims (9)

  1. 제1도전형의 반도체 기판상에 형성된 제2도전형의 제1웰과 제1도전형의 제2웰을 가지는 반도체 장치에 있어서,
    상기 제2도전형의 제1웰 내부에 형성되어 제1도전형의 채널을 갖는 트랜지스터의 소오스 또는 드레인이 되는 제1도전형의 제3웰과,
    상기 제1도전형의 제2웰에 형성되어 제2도전형의 채널을 갖는 트랜지스터의 소오스 및 드레인이 되는 제2도전형의 제4웰을 구비함을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1도전형의 제3웰이 상기 제2도전형의 제1웰에 형성되는 제1도전형의 채널을 갖는 트랜지스터의 소오스 또는 드레인중 어느 한쪽 또는 양쪽 모두에 사용함을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제2도전형의 제4웰이 상기 제1도전형의 제2웰에 형성되는 제2도전형의 채널을 갖는 트랜지스터의 소오스 또는 드레인중 어느 한쪽 또는 양쪽 모두에 사용함을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1웰, 제2웰, 제3웰 및 제4웰중 어느것에도 속하지 않는 부분은 상기 제1도전형의 반도체 기판으로 형성되며, 제2도전형의 채널을 갖는 트랜지스터가 형성됨을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 제2도전형의 제1웰 및 제4웰에 제1도전형의 채널을 갖는 트랜지스터가 형성됨을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 제1도전형의 제2웰 및 제3웰에 제2도전형의 채널을 갖는 트랜지스터가 형성됨을 특징으로 하는 반도체 장치.
  7. 반도체 기판상에 형성된 2개 이상의 웰을 갖는 반도체 장치에 있어서, 제1도전형의 포켓웰을 제2도전형의 웰에 형성되는 제2도전형의 채널을 갖는 트랜지스터의 소오스 또는 드레인으로 사용함을 특징으로 하는 반도체 장치.
  8. 사중 웰을 가지는 반도체 장치의 제조방법에 있어서,
    제1도전형의 반도체 기판상에 제2도전형의 제1웰을 형성하기 위한 사진공정 및 불순물 이온주입공정, 웰 산화공정 및 드라이브 인 공정을 순차적으로 수행하는 제1단계와,
    제1도전형의 제2웰 및 상기 제2도전형의 제1웰 내부에 형성되는 제1도전형의 제3웰을 형성하기 위한 사진공정 및 불순물 이온주입공정, 웰 산화공정 및 드라이브 인 공정을 순차적으로 수행하는 제2단계와,
    상기 제1도전형의 제2웰 내부에 형성되는 제2도전형의 제4웰을 형성하기 위한 사진공정 및 불순물 이온주입공정, 드라이브 인 공정을 순차적으로 수행하는 제3단계와,
    소정의 트랜지스터들의 게이트를 형성하기 위한 사진공정 및 식각공정을 순차적으로 수행하는 제4단계와,
    상기 게이트의 형성후 소오스 및 드레인의 형성을 위한 사진공정 및 불순물 이온주입공정을 순차적으로 수행하는 제5단계를 포함함을 특징으로 하는 반도체 장치의 제조방법.
  9. 반도체 장치의 제조방법에 있어서,
    제1도전형의 반도체 기판상에 제2도전형의 제1웰을 형성하기 위한 사진공정 및 불순물 이온주입공정, 웰 산화공정 및 드라이브 인 공정을 순차적으로 수행하는 제1단계와,
    제1도전형의 제2웰 및 상기 제2도전형의 제1웰안에 형성된 제3웰을 형성하기 위한 사진공정 및 불순물 이온주입공정, 드라이브 인 공정을 순차적으로 수행하는 제2단계와,
    상기 제1웰, 제2웰 및 제3웰을 소오스 및 드레인으로 하여 트랜지스터를 형성하기 위한 사진공정 및 식각공정을 수행하는 제4단계를 포함함을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960045752A 1995-12-26 1996-10-14 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법 KR100206715B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960045752A KR100206715B1 (ko) 1995-12-26 1996-10-14 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법
JP9277864A JPH10125800A (ja) 1996-10-14 1997-10-13 多重ウェル構造をもつｍｉｓデバイスの構造とその製造方法

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR101995057045 1995-12-26
KR101995057130 1995-12-26
KR95-57130 1995-12-26
KR19950057045 1995-12-26
KR19950057130 1995-12-26
KR95-57045 1995-12-26
JP95-341880 1995-12-27
JP95-344223 1995-12-28
KR1019960045752A KR100206715B1 (ko) 1995-12-26 1996-10-14 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970052111A true KR970052111A (ko) 1997-07-29
KR100206715B1 KR100206715B1 (ko) 1999-07-01

Family

ID=66314325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045752A KR100206715B1 (ko) 1995-12-26 1996-10-14 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100206715B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164852A (ko) 2021-06-04 2022-12-14 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100206715B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR850006656A (ko) 반도체 집적회로장치의 제조방법
KR850005163A (ko) 전계효과형 트랜지스터의 제조방법
KR950010060A (ko) 반도체장치 및 그 제조방법
KR970053884A (ko) Mos 트랜지스터를 독립적으로 형성할 수 있는 반도체 집적 회로 디바이스를 제조하기 위한 방법
KR970052111A (ko) 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법
KR970053096A (ko) 모스전계효과트랜지스터 제조방법
KR970053103A (ko) 모스트랜지스터 제조 방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR890005893A (ko) 반도체장치의 제조방법
KR940016927A (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법
KR920013755A (ko) 멀티게이트를 사용한 모스 트랜지스터 및 그 제조방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR970024156A (ko) 셀영역과 주변회로 영역 사이의 단차 개선방법
KR970053053A (ko) 모스트랜지스터 제조 방법
KR970052835A (ko) 코발트 실리사이드막을 이용한 트랜지스터 형성방법
KR920013744A (ko) 소이구조의 트랜지스터 제조방법
KR910020934A (ko) Tita 모스 fet제조방법 및 구조
KR920017271A (ko) 이층형 인버어터 구조 및 제조방법
KR970053910A (ko) 모스 트랜지스터
KR980005422A (ko) 반도체장치의 제조방법 및 그 구조
KR910017635A (ko) 메모리 셀 커패시터 제조방법
KR970053911A (ko) 반도체 장치의 제조방법
KR970024260A (ko) 채널 영역 아래에 산화막을 가지는 트랜지스터
KR960019611A (ko) 반도체소자 제조방법
KR910015072A (ko) Mos 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee