KR970051793A - 전계 방출소자의 제조방법 - Google Patents
전계 방출소자의 제조방법 Download PDFInfo
- Publication number
- KR970051793A KR970051793A KR1019950052661A KR19950052661A KR970051793A KR 970051793 A KR970051793 A KR 970051793A KR 1019950052661 A KR1019950052661 A KR 1019950052661A KR 19950052661 A KR19950052661 A KR 19950052661A KR 970051793 A KR970051793 A KR 970051793A
- Authority
- KR
- South Korea
- Prior art keywords
- tip
- gate insulating
- forming
- insulating film
- film
- Prior art date
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계 방출소자의 제조방법에 관한 것으로서, 불순물이 고농도로 도핑된 실리콘 기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘 기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁이 형성된 실리콘 기판과 보호막의 상부에 CVD 방법으로 두꺼운 제1게이트 절연막을 형성하고, 이 제1게이트 절연막의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막과 제1게이트 절연막을 상기 팁의 상부가 노출되게 에치백하여 제거함과 동시에 상기 팁의 상부에 형성된 보호막을 제거하는 공정과, 상기 제1게이트 절연막과 팁의 상부에 제2게이트 절연막을 형성하고 상기 팁의 모서리가 뾰족해지도록 팁의 표면을 열산화시켜 산화막을 형성하는 공정과, 상기 제2게이트 절연막의 상부에 게이트전극을 형성하는 공정과, 상기 팁의 상부에 형성된 제2게이트 절연막 및 게이트전극을 리프트-오프함과 동시에 상기 게이트전극이 오버 행되도록 제1 및 제2게이트절연막을 상기 게이트전극의 하부에서 측방향으로 식각하고 상기 팁 표면에 노출된 부분에 형성된 산화막을 제거하여 상기 팁의 상부를 노출시키는 공정을 구비한다. 따라서, 제1게이트 절연막에 의해 제1절연막을 통해 흐르는 누설 전류를 차단할 수 있으며, 또한, 팁과 게이트 전극 사이의 이격 거리를 감소시켜 전계 방출 전류의 균일도를 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a) 내지 (i)는 본 발명에 따른 전계 방출소자의 제조 공정도.
Claims (13)
- 불순물이 고농도로 도핑된 실리콘 기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘 기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁이 형성된 실리콘 기판과 보호막의 상부에 CVD 방법으로 두꺼운 제1게이트 절연막을 형성하고, 이 제1게이트 절연막의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막과 제1게이트 절연막을 상기 팁의 상부가 노출되게 에치백하여 제거함과 동시에 상기 팁의 상부에 형성된 보호막을 제거하는 공정과, 상기 제1게이트 절연막과 팁의 상부에 제2게이트 절연막을 형성하고 상기 팁의 모서리가 뾰족해지도록 팁의 표면을 열산화시켜 산화막을 형성하는 공정과, 상기 제2게이트 절연막의 상부에 게이트전극을 형성하는 공정과, 상기 팁의 상부에 형성된 제2게이트 절연막 및 게이트전극을 리프트-오프함과 동시에 상기 게이트전극이 오버 행되도록 제1 및 제2게이트절연막을 상기 게이트전극의 하부에서 측방향으로 식각하고 상기 팁 표면에 노출된 부분에 형성된 산화막을 제거하여 상기 팁의 상부를 노출시키는 공정을 구비하는 전계방출소자의 제조방법.
- 제1항에 있어서, 상기 실리콘 기판이 N형인 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 보호막을 열산화막으로 형성하는 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 보호막을 산화막과 질화막으로 형성하는 전계 방출소자의 제조방법.
- 제3항 또는 제4항에 있어서, 상기 보호막을 100nm∼500nm의 두께로 형성하는 전계 방출 소자의 제조방법.
- 제1항에 있어서, 상기 팁을 SF6 가스를 사용하여 상기 실리콘 기판(21)을 등방성 식각하는 1단계 식각과 SF6 가스와 02가스를 혼합하여 상기 등방성 식각된 부분을 비등방성 식각하여 형성하는 전계 방출소자의 제조방법.
- 제6항에 있어서, 상기 팁을 4000Å∼15000Å 높이를 갖도록 형성하는 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 제1게이트 절연막을 실리콘 산화막(SiO2) 또는 TEOS(Tetraethylortho Silicate)를 기상화학증착(CVD) 방법으로 형성하는 전계 방출소자의 제조방법.
- 제8항에 있어서, 상기 제1게이트 절연막을 3000Å∼13000Å 두께로 형성하는 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 평탄화막을 포토레지스트 또는 SOG(Spin-On-Glass)로 형성하는 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 제2게이트 절연막을 산화막을 전자 빔 증착 방법으로 증착하여 형성하는 전계 방출소자의 제조방법.
- 제12항에 있어서, 상기 제2게이트 절연막을 500Å∼5000Å 두께로 형성하는 전계 방출소자의 제조방법.
- 제1항에 있어서, 상기 게이트 전극을 W, TiW 또는 Mo의 금속으로 형성하는 전계 방출소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052661A KR970051793A (ko) | 1995-12-20 | 1995-12-20 | 전계 방출소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052661A KR970051793A (ko) | 1995-12-20 | 1995-12-20 | 전계 방출소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051793A true KR970051793A (ko) | 1997-07-29 |
Family
ID=66645908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052661A KR970051793A (ko) | 1995-12-20 | 1995-12-20 | 전계 방출소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970051793A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002661A (ko) * | 1998-06-22 | 2000-01-15 | 김영남 | 전계방출표시소자의 형성방법 |
| US7586251B2 (en) | 2004-03-31 | 2009-09-08 | Samsung Sdi Co., Ltd. | Electron emission device with decreased electrode resistance and fabrication method and electron emission display |
-
1995
- 1995-12-20 KR KR1019950052661A patent/KR970051793A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002661A (ko) * | 1998-06-22 | 2000-01-15 | 김영남 | 전계방출표시소자의 형성방법 |
| US7586251B2 (en) | 2004-03-31 | 2009-09-08 | Samsung Sdi Co., Ltd. | Electron emission device with decreased electrode resistance and fabrication method and electron emission display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| US4962054A (en) | Method for manufacturing a field effect transistor using spacers of different thicknesses | |
| KR100395667B1 (ko) | Mos구조용게이트전극제조방법 | |
| US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
| KR19980032466A (ko) | 하드 마스크를 사용한 트랜지스터 게이트 에칭방법 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPH10172958A (ja) | 半導体装置の製造方法 | |
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR970051793A (ko) | 전계 방출소자의 제조방법 | |
| US5821170A (en) | Method for etching an insulating material | |
| JPH07335675A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| US4587709A (en) | Method of making short channel IGFET | |
| US6171973B1 (en) | Process for etching the gate in MOS technology using a SiON-based hard mask | |
| JPS61222172A (ja) | Ｍｏｓｆｅｔのゲ−ト絶縁膜形成方法 | |
| JPH0346252A (ja) | 半導体集積回路の製造方法 | |
| EP0066675B1 (en) | Processes for the fabrication of field effect transistors | |
| KR100237178B1 (ko) | 전계방출 소자 제조방법 | |
| KR100750081B1 (ko) | 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법 | |
| US6576507B1 (en) | Selectively removable filler layer for BiCMOS process | |
| KR970051707A (ko) | 전계 방출소자의 제조방법 | |
| KR100218685B1 (ko) | 전계방출 소자 제조 방법 | |
| US20020093066A1 (en) | Method for forming a gate of a high integration semiconductor device | |
| JPS6323669B2 (ko) | ||
| JP3178444B2 (ja) | 半導体装置の製造方法 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |