KR970051406A - 반도체 메모리의 기능시험방법 - Google Patents
반도체 메모리의 기능시험방법 Download PDFInfo
- Publication number
- KR970051406A KR970051406A KR1019950051475A KR19950051475A KR970051406A KR 970051406 A KR970051406 A KR 970051406A KR 1019950051475 A KR1019950051475 A KR 1019950051475A KR 19950051475 A KR19950051475 A KR 19950051475A KR 970051406 A KR970051406 A KR 970051406A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- data
- test
- zero
- faults
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 메모리가 고집적화됨에 따라 발생하는 다양한 형태의 불량을 검출하기 위한 반도체 메모리의 기능 시험방법 및 그 장치에 관한 것으로, 메모리에서 데이터가 0이나1로 고정되어 있는 고착형 불량(Stuck at fault)과 데이터를 1에서 0이나, 0에서 1로 변화시킬 때 데이터가 변화되지 않는 천이불량(Transition fault) 및 셀의 상태가 천이할 때 정적인 유도(Electrostatic coupling) 때문에 다른 셀에 상태 천이를 야기하는 유도성 불량(coupling fault)을 검출하기 위한 테스트 패턴으로 구성되어 Initialize→P1→P2→P3→P4→P5→P6→P7→P8→P9→P10의 순서로 동작하는 것을 특징으로 하는 반도체 메모리의 기능시험방법을 제고하여, 메모리의 대부분의 불량인 고착형 불량, 및 유도성 불량을 검출함으로써 불량 검출 효과가 탁월하며 이에 소요되는 시험 시간도 짧은 잇점이 있으며 시험절차도 간편하므로 메모리가 대용향화 되어도 효과적으로 사용할 수 있다는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 패턴 발생기의 회로도.
제2도는 반도체 메모리 시험 절차.
Claims (2)
- 메모리에서 데이터가 0이나 1로 고정되어 있는 고착형 불량(Stuck at fault)과 데이터를 1에서 0이나, 0에서 1로 변화시킬때 데이터가 변화되지 않는 천이불량(Transition fault)을 검출하기 위한 테스트 패턴으로 구성되어 Initialize→P1→P2→P3의 순서로 동작하는 것을 특징으로 하는 반도에 메모리의 기능시험방법.
- 메모리에서 데이터가 0이나 1로 고정되어 있는 고착형 불량(Stuck at fault)과 데이터를 1에서 0이나, 0에서 1로 변화시킬때 데이터가 변화되지 않는 천이불량(Transition fault) 및 셀의 상태가 천이할 때 정적인 유도(Electrostatic coupling)때문에 다른 셀에 상태 천이를 야기하는 유도성 불량(Coupling fault)을 검출하기 위한 테스트 패턴으로 구성되어 메모리 기능시험에서 고착형 불량(Stuck at fault), 천이불량(Transition fault) 및 유도성불량(Coupling fault)을 검출하기 위하여 Initialize→P1→P2→P3→P4→P5→P6→P7→P8→P9→P10의 순서로 동작하는 것을 특징으로 하는 반도체 메모리의 기능시험방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051475A KR100211944B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체 메모리의 기능시험방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051475A KR100211944B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체 메모리의 기능시험방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051406A true KR970051406A (ko) | 1997-07-29 |
| KR100211944B1 KR100211944B1 (ko) | 1999-08-02 |
Family
ID=19441076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950051475A KR100211944B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체 메모리의 기능시험방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211944B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101778306B1 (ko) * | 2011-03-11 | 2017-09-13 | 한양대학교 에리카산학협력단 | 시공간적 개념을 사용하는 메모리 폴트 시뮬레이션 방법 및 장치 |
-
1995
- 1995-12-18 KR KR1019950051475A patent/KR100211944B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100211944B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000599A (ko) | 반도체 검사장치 및 반도체 검사방법 | |
| KR970016620A (ko) | 선택된 페일러에 대해 페일러 정보를 포착하는 집적 회로의 테스트하기 위한 방법 및 내장 자가 테스트 장치 | |
| WO1996029610A3 (en) | Manufacturing defect analyzer with improved fault coverage | |
| DE3868275D1 (de) | Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins. | |
| KR920008506A (ko) | 논리 ic 디바이스의 결함 검색방법 | |
| KR960039253A (ko) | 반도체 시험 장치 | |
| KR960024421A (ko) | 반도체 메모리장치의 테스트 제어회로 및 방법 | |
| KR860009420A (ko) | 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로 | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| KR970051406A (ko) | 반도체 메모리의 기능시험방법 | |
| Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
| US5349586A (en) | Stand by control circuit | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| Menon et al. | The effect of built-in current sensors (BICS) on operational and test performance/spl lsqb/CMOS ICs/spl rsqb | |
| TW200508637A (en) | Circuit testing arrangement and approach therefor | |
| KR970011879A (ko) | 반도체 소자 테스트용 탐침 카드 검사 방법 | |
| KR950021315A (ko) | 리던던시 로오/컬럼 프리테스트 장치 | |
| JPH1152019A (ja) | 半導体集積回路 | |
| Favalli et al. | Testing scheme for IC's clocks | |
| KR970051447A (ko) | 반도체 메모리장치 및 리던던시 셀 테스트 방법 | |
| JPS56107174A (en) | Test evaluation device for semiconductor integrated circuit | |
| KR910012743A (ko) | 반도체 소자 테스트 방법 | |
| JPS6060571A (ja) | 半導体集積回路の検査装置 | |
| McCluskey | Why defects escape some of our tests | |
| KR970002573A (ko) | 메모리 종류 검출장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |