KR970031294A - 링 전압 제어 발진기 - Google Patents

링 전압 제어 발진기 Download PDF

Info

Publication number
KR970031294A
KR970031294A KR1019950039428A KR19950039428A KR970031294A KR 970031294 A KR970031294 A KR 970031294A KR 1019950039428 A KR1019950039428 A KR 1019950039428A KR 19950039428 A KR19950039428 A KR 19950039428A KR 970031294 A KR970031294 A KR 970031294A
Authority
KR
South Korea
Prior art keywords
delay
output
logic circuit
input
vco
Prior art date
Application number
KR1019950039428A
Other languages
English (en)
Other versions
KR0168916B1 (ko
Inventor
이범철
김재영
최은창
박권철
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950039428A priority Critical patent/KR0168916B1/ko
Priority to US08/582,882 priority patent/US5675293A/en
Publication of KR970031294A publication Critical patent/KR970031294A/ko
Application granted granted Critical
Publication of KR0168916B1 publication Critical patent/KR0168916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/03—Logic gate active element oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 논리회로를 사용하여 집적회로로 구성된 VCO의 주기를 반주기만 제어하여 VCO의 이득을 작게한 링 전압 제어 발진기를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 혼합 및 반전 수단(25)과, 논리회로 수단(26)과, 지연 및 반전 수단(22)과, 제 1지연수단(21)과, 제 2 지연수단(23)과, 제 3 지연수단(24)을 구비하여, 발진 주기를 구성하는 논리레벨 High의 펄스 폭과 논리레벨 Low의 폭 중에 논리레벨 High 또는 논리레벨 Low의 펄스 폭만을 제어함으로써 VCO 이득을 종래의 것보다 반으로 줄일 수 있고, VCO 구성 수단에 간단한 조합 논리회로를 사용함으로써 VCO를 논리적으로 제어할 수 있다.

Description

링 전압 제어 발진기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 링 전압 제어 발진기의 블럭도.
제 2 도는 본 발명에 따른 링 전압 제어 발진기의 블럭 구성도.
제 3 도는 본 발명에 따른 링 전압 제어 발진기의 세부 회로도.
제 4 도는 제3도의 혼합 및 반전기의 각부 타이밍도.
제 5 도는 본 발명의 회로 구성도(제3도)의 각 부 타이밍도.

Claims (3)

  1. 제어 전압 입력 단자의 전압(Vc)에 따라 제 1입력 단자의 전압과 제 2 입력 단자의 전압의 혼합을 달리하여 출력 단자로 출력하는 혼합 및 반전 수단(25)과, 상기 혼합 및 반전수단(25)의 출력을 일입력단으로 입력받고, 두 개의 입력 중 먼저 논리 레벨이 하이(로우)로 천이되는 입력에 따라 논리 레벨 로우(하이)로 천이 되는 신호를 출력하고 두 개의 입력 중 늦게 논리 레벨 로우(하이)로 천이되는 입력에 따라 하이(로우)로 천이 되는는 신호를 출력하는 논리회로 수단(26)과, 상기 논리회로 수단(26)의 출력을 지연시킨 후에 반전시켜 출력하 지연 및 반전 수단(22)과, 상기 논리회로 수단(26)의 출력을 지연시킨 후에 상기 논리회로 수단(26)의 다른 입력단으로 출력하는 제 1지연수단(21)과, 상기 지연 및 반전수단(22)의 출력을 지연 또는 지연 없이 통과시켜서 상기 혼합 및 반전 수단(25)의 일입력단으로 출력하는 제 2 지연수단(23)과, 상기 지연 및 반전수단(22)의 출력을 지연시킨 후에 상기 혼합 및 반전수단(25)의 다른 입력단으로 출력하는 제 3 지연수단(24)을 구비하는 것을 특징으로 하는 링 전압제어 발진기.
  2. 제1항에 있어서, 상기 논리회로 수단(26)은 2입력 NOR 게이트로 구성되는 것을 특깅으로 하는 링 전압제어 발진기.
  3. 제1항에 있어서, 상기 논리회로 수단(26)의 출력은, 제1 지연수단(21)에 의한 지연시간 + 지연 및 반전수단(22)에 의한 지연시간 + (제어전압(Vc)에 따른 변수(C) × 제3 지연수단(24)에 의한 지연시간) + {(1-제어전압(Vc)에 따른 변수(C)) 변수 × 제2 지연수단(23)에 의한 지연시간)의 주기를 갖는 파형이 구동되도록 구성되는 것을 특징으로 하는 링 전압제어 발진기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039428A 1995-11-02 1995-11-02 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법 KR0168916B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950039428A KR0168916B1 (ko) 1995-11-02 1995-11-02 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법
US08/582,882 US5675293A (en) 1995-11-02 1996-01-04 Voltage controlled ring oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039428A KR0168916B1 (ko) 1995-11-02 1995-11-02 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법

Publications (2)

Publication Number Publication Date
KR970031294A true KR970031294A (ko) 1997-06-26
KR0168916B1 KR0168916B1 (ko) 1999-03-20

Family

ID=19432783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039428A KR0168916B1 (ko) 1995-11-02 1995-11-02 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법

Country Status (2)

Country Link
US (1) US5675293A (ko)
KR (1) KR0168916B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133799A (en) * 1999-02-25 2000-10-17 International Business Machines Corporation Voltage controlled oscillator utilizing threshold voltage control of silicon on insulator MOSFETS
DE19913084A1 (de) * 1999-03-23 2000-10-19 Siemens Ag Oszillatorschaltung
KR20010009727A (ko) * 1999-07-13 2001-02-05 정선종 쌍의 가변지연소자를 이용한 2단 링 전압제어발진기
US20100001804A1 (en) * 2008-07-06 2010-01-07 Friend David M System to improve a voltage-controlled oscillator and associated methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US4884041A (en) * 1987-06-05 1989-11-28 Hewlett-Packard Company Fully integrated high-speed voltage controlled ring oscillator
JP3455982B2 (ja) * 1993-01-14 2003-10-14 株式会社デンソー 偶数段リングオシレータ及びパルス位相差符号化回路

Also Published As

Publication number Publication date
KR0168916B1 (ko) 1999-03-20
US5675293A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
US4816700A (en) Two-phase non-overlapping clock generator
JPS62145913A (ja) クロツク駆動回路
KR950004058A (ko) 펄스폭 변조회로
JP2000188528A (ja) パルス発生器
KR940005006B1 (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR880005750A (ko) 제어펄스 발생회로
KR950003648Y1 (ko) 파워 온 리세트 회로
KR100608362B1 (ko) 펄스 발생기
KR970031294A (ko) 링 전압 제어 발진기
KR940010532A (ko) 인터페이스회로
KR970063930A (ko) 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로
KR950007264A (ko) 링 오실레이터형 전압제어발진기
KR940006341A (ko) 펄스폭변조회로
KR960026760A (ko) 펄스 신호 정형회로
US5923201A (en) Clock signal generating circuit
KR960011614A (ko) 위상변조회로
US20030102894A1 (en) Pulse generator with polarity control
JPH02124627A (ja) クロックドライバー回路
KR950009400A (ko) 제로-파워 부품용 입력전이 검출회로
KR100186311B1 (ko) 발진기 회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR970076843A (ko) 싱크로너스 미러 딜레이 회로
KR200248929Y1 (ko) 제어 신호 발생 회로
KR930003905Y1 (ko) 넌-오버랩핑 2-위상 클럭 발생회로
KR930022729A (ko) 2배의 동작주파수 재발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee