KR970029761A - 프로그램가능한 입출력핀을 구비한 반도체 메모리장치 - Google Patents

프로그램가능한 입출력핀을 구비한 반도체 메모리장치 Download PDF

Info

Publication number
KR970029761A
KR970029761A KR1019950041879A KR19950041879A KR970029761A KR 970029761 A KR970029761 A KR 970029761A KR 1019950041879 A KR1019950041879 A KR 1019950041879A KR 19950041879 A KR19950041879 A KR 19950041879A KR 970029761 A KR970029761 A KR 970029761A
Authority
KR
South Korea
Prior art keywords
input
memory device
semiconductor memory
output pins
predetermined
Prior art date
Application number
KR1019950041879A
Other languages
English (en)
Other versions
KR100197571B1 (ko
Inventor
박철우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041879A priority Critical patent/KR100197571B1/ko
Publication of KR970029761A publication Critical patent/KR970029761A/ko
Application granted granted Critical
Publication of KR100197571B1 publication Critical patent/KR100197571B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리장치에 관한 것으로, 특히 입출력핀과 서브메모리블럭사이의 맵핑을 프로그램이 가능하도록 하여 고대역폭을 가지는 동시에 하나의 입출력핀이 담당하는 메모리비트양을 늘린 고성능 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치에서 대역폭을 늘리기 위하여 입출력핀의 갯수를 늘리는 것이 일반적이다. 이 경우 보드접속이(board interconnection)이 복잡해지고 하나의 입출력핀에 할당되는 메모리비트양은 그만큼 줄어들게 된다. 상기와 같이 32비트단위로 데이타를 액세스하는 메모리장치와 16비트단위로 데이타를 액세스하는 메모리장치는 메모리의 데이타폭(data width:한번의 액세스동작시 액세스할 수 있는 데이타의 갯수를 말한다)이 다르기 때문에 패키지(pacage)의 모양이 다르다. 이에 따라 동일한 코아(core)형태를 가지는 경우에도 회로설계를 다르게 하여야 하고, 서로간의 호환성이 없다. 이와 같은 문제점이 발생한 이유는 n개의 입출력핀을 가진 메모리의 경우, 전체 메모리비트양을 1/n로 나누어 가지는 n개의 서브블럭이 존재하고, 이러한 n개의 입출력핀과 n개의 서브블럭사이의 맵핑(mapping)이 고정 즉, 프로그램이 불가능하기 때문이다. 본 발명의 과제는 상술한 문제점을 해결하도록 입출력핀과 서브블럭이 프로그램가능한 고성능 반도체 메모리장치를 구현하는 것이다.
3. 발명의 해결방법의 요지
소정의 제1갯수의 서브블럭으로 분할되어 다수의 데이타를 저장하는 메모리셀 어레이와, 소정의 제2갯수의 입출력핀과, 상기 메모리셀 어레이를 구성하는 서브블럭과 상기 입출력핀사이에 소정의 멀티플렉싱수단을 구비하고, 상기 서브블럭과 상기 입출력핀이 프로그램가능하도록 맵핑함을 특징으로 하는 반도체 메모리장치를 구현하므로써 상기 과제를 달성하게 된다.
4. 발명의 중요한 용도
메모리장치간의 호환성을 높이고 성능이 향상된 고성능 반도체 메모리장치.

Description

프로그램가능한 입출력핀을 구비한 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 개념을 나타내는 도면.
제2도는 본 발명의 제1실시예에 따른 반도체 메모리장치의 블럭도.
제3도는 제2도에 따른 동작타이밍도.

Claims (7)

  1. 반도체 메모리장치에 있어서, 소정의 제1갯수의 서브블럭으로 분할되어 다수의 데이타를 저장하는 메모리셀 어레이와, 소정의 제2갯수의 입출력핀과, 상기 메모리셀 어레이를 구성하는 서브블럭과 상기 입출력핀사이에 소정의 멀티플렉싱수단을 구비하고, 상기 서브블럭과 상기 입출력핀이 프로그램가능하도록 맵핑함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 소정의 제2갯수가 상기 소정의 제1갯수보다 1개 더 많아 서브블럭과 입출력핀이 각각 하나씩 대응되고 여분의 하나는 프로그램가능함을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 프로그래밍이 특정 타이밍을 통하여 수행됨을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 반도체 메모리장치가 소정갯수의 입출력핀을 액세스하는 동안 나머지 입출력핀을 매스킹하는 파이프라인동작이 실행가능함을 특징으로 하는 반도체 메모리장치.
  5. 제2항에 있어서, 1개의 입출력핀을 통한 출력이 소정의 제1갯수의 서브블럭의 출력을 조합한 합수의 결과가 되도록 프로그래밍함을 특징으로 하는 반도체 메모리장치.
  6. 제3항에 있어서, 상기 프로그래밍이 특정 타이밍시 입력된 어드레스신호의 일부 또는 전부에서 입력된 정보에 의해서 실행됨을 특징으로 하는 반도체 메모리장치.
  7. 제1항 또는 제3항에 있어서, 상기 프로그래밍이 특정 타이밍시 입력된 어드레스정보와 상기 소정의 제2갯수의 입력핀의 일부 또는 전부에 의해서 받아들인 정보에 의하여 수행됨을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019950041879A 1995-11-17 1995-11-17 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치 KR100197571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041879A KR100197571B1 (ko) 1995-11-17 1995-11-17 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041879A KR100197571B1 (ko) 1995-11-17 1995-11-17 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970029761A true KR970029761A (ko) 1997-06-26
KR100197571B1 KR100197571B1 (ko) 1999-06-15

Family

ID=19434449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041879A KR100197571B1 (ko) 1995-11-17 1995-11-17 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100197571B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치

Also Published As

Publication number Publication date
KR100197571B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100268747B1 (ko) 데이터 처리 장치
US6718432B1 (en) Method and apparatus for transparent cascading of multiple content addressable memory devices
KR870009384A (ko) 반도체 기억 장치
TW586121B (en) Semiconductor memory device with built-in self-diagnostic function and semiconductor device having the semiconductor memory device
US4800535A (en) Interleaved memory addressing system and method using a parity signal
KR920015374A (ko) 반도체 기억장치
EP0358773B1 (en) Microcomputer
US5446859A (en) Register addressing control circuit including a decoder and an index register
US7526689B1 (en) Testing address lines of a memory controller
US5841957A (en) Programmable I/O remapper for partially defective memory devices
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR970029761A (ko) 프로그램가능한 입출력핀을 구비한 반도체 메모리장치
US5177573A (en) Semiconductor integrated circuit device
CN100395700C (zh) 限制指令宽度处理器中增加寄存器寻址空间的系统与方法
KR20010073124A (ko) 메모리 시스템의 리던던트 방식 어드레스 디코더
US5875147A (en) Address alignment system for semiconductor memory device
US5363337A (en) Integrated circuit memory with variable addressing of memory cells
US6701418B2 (en) Automatic detection and correction of relatively rearranged and/or inverted data and address signals to shared memory
KR100272549B1 (ko) 반도체 메모리장치의 어드레스 입력회로
KR100211146B1 (ko) 레지스터 억세스 방법
US7089538B1 (en) High speed software driven emulator comprised of a plurality of emulation processors with a method to allow memory read/writes without interrupting the emulation
KR20080026226A (ko) 멀티 포트 메모리 장치 및 그 테스트 방법
KR0163726B1 (ko) 외부 메모리를 이용한 다수의 램 브레이크조건 설정회로
KR200280380Y1 (ko) 메모리테스트장치
JP3251265B2 (ja) メモリ出力制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee