KR970023909A - 더블본딩 방지의 화상인식 방법 - Google Patents

더블본딩 방지의 화상인식 방법 Download PDF

Info

Publication number
KR970023909A
KR970023909A KR1019950036276A KR19950036276A KR970023909A KR 970023909 A KR970023909 A KR 970023909A KR 1019950036276 A KR1019950036276 A KR 1019950036276A KR 19950036276 A KR19950036276 A KR 19950036276A KR 970023909 A KR970023909 A KR 970023909A
Authority
KR
South Korea
Prior art keywords
image
bonding
wire bonding
chip
image recognition
Prior art date
Application number
KR1019950036276A
Other languages
English (en)
Other versions
KR100348830B1 (ko
Inventor
문영규
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950036276A priority Critical patent/KR100348830B1/ko
Publication of KR970023909A publication Critical patent/KR970023909A/ko
Application granted granted Critical
Publication of KR100348830B1 publication Critical patent/KR100348830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 더블본딩 방지의 화상인식 방법에 있어서, 특히 어떤 물체를 화상인식으로 좌표보정하여 와이어본딩 작업을 실시할때 이미 와이어 본딩이 완료된 칩이 작업자의 실수로 재작업됨으로러 발생할 수 있는 칩의 불량을 방지하기 위한 것으로, 와이어 본딩전과 와이어본딩후 각각 칩에어리어의 이미지를 티칭(teaching)하고, 와이어본딩 작업을 위해 인덱싱되어 본딩 에어리어에 대기한 칩이 화상찾기 에어리어내에 있을때 비교하고자 하는 이미지를 서칭(searching)하여, 와이어본딩전후를 티칭한 칩에어리어 이미지와 작업할 칩의 에어리어를 화상비교하여 와이어 본딩후를 티칭한 칩에어리어 이미지와의 비교치가 기준설정값 이상이면 본딩다이라고 판단하여 와이어본딩작업을 중단토록하는 것을 특징으로 하는 더블본딩방지의 화상인식 방법에 관한 것이다.

Description

더블본딩 방지의 화상인식 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 와이어본더에 있어서 화상인식장치 동작블럭도,
제2도는 일반적인 와이어 본딩 상태 예시도.

Claims (1)

  1. CCD카메라와, 화상처리부및 디스플레이수단으로 이루어지는 화상인식 수단을 구비하고, 중앙처리장치의 제어에 따라 상기 화상인식수단으로 메모리한 티칭이미지를 기준으로 작업선상에 위치한 리드프레임의 화상이미지를 비교후 와이어본딩작업이 이루어지는 화상인식방법에 있어서, 와이어본딩전과 와이어본딩후의 칩에어리어의 티칭이미지를 각각 구하여 메모리시키는 제1단계와; 와이어본딩 작업을 위해 인덱싱되어 본딩 에어리어에 대기한 칩내의 이미지를 구하는 제2단계와; 와이어본딩전후 티칭이미지와 현재 작업할 칩의 이미지를 비교하여, 와이어 본딩전 티칭이미지의 매칭값에 가까우면 와이어본딩이 안된 상태이므로 와이어본딩을 실시하고, 대기한 챕내의 이미지가 와이어본딩후 티칭이미지의 매칭값에 가까우면 본딩다이라고 판단하여 와이어본딩작업을 중단토록하는 제어하는 제3단계로 이루어진 순차동작으로 리드프레임의 더블본딩을 방지토록 하는 것을 특징으로 하는 더블본딩방지의 화상인식방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036276A 1995-10-19 1995-10-19 더블본딩 방지의 화상인식 방법 KR100348830B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036276A KR100348830B1 (ko) 1995-10-19 1995-10-19 더블본딩 방지의 화상인식 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036276A KR100348830B1 (ko) 1995-10-19 1995-10-19 더블본딩 방지의 화상인식 방법

Publications (2)

Publication Number Publication Date
KR970023909A true KR970023909A (ko) 1997-05-30
KR100348830B1 KR100348830B1 (ko) 2002-12-28

Family

ID=37488919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036276A KR100348830B1 (ko) 1995-10-19 1995-10-19 더블본딩 방지의 화상인식 방법

Country Status (1)

Country Link
KR (1) KR100348830B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296134B1 (ko) * 1998-04-27 2001-08-07 박종섭 와이어본더의이중본딩방지를위한화상인식방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296134B1 (ko) * 1998-04-27 2001-08-07 박종섭 와이어본더의이중본딩방지를위한화상인식방법

Also Published As

Publication number Publication date
KR100348830B1 (ko) 2002-12-28

Similar Documents

Publication Publication Date Title
US5816477A (en) Wire bonding apparatus and method
KR970023909A (ko) 더블본딩 방지의 화상인식 방법
JP2503898B2 (ja) ダイボンド認識装置
KR950015678A (ko) 본딩좌표의 티이칭방법 및 티이칭수단
JP2000012571A (ja) 半導体チップのダイボンディング装置における位置決め方法
KR950002375A (ko) 화상 데이타 처리장치
KR970054563A (ko) 화상인식 수단의 광학제어장치 및 방법
KR100329738B1 (ko) 와이어 본딩 장치와 그를 이용한 와이어 본딩 방법
KR100616497B1 (ko) 와이어본딩 장치와 그를 이용한 본딩 방법
JPH0513539A (ja) ワイヤボンデイング方法
JP2849519B2 (ja) 半導体素子接合装置
KR20000019454A (ko) 와이어 본딩장치의 정렬패턴 평가방법
KR100604670B1 (ko) 와이어본딩 장치 및 그를 이용한 본딩 방법
KR970023910A (ko) 리드프레임의 리버스 인풋을 방지하기 위한 화상인식 방법
KR0134166Y1 (ko) 반도체 제조장치의 와이어 본딩장치
JPH05347325A (ja) ボンディング装置
JP2002190021A (ja) 位置検出装置および方法
JPH04261033A (ja) ワイヤボンド装置
JP3534637B2 (ja) ワイヤボンディング装置におけるリード認識方法
KR940005715B1 (ko) 본딩와이어의 높이판단 장치를 구비한 반도체 와이어본딩 장치
JP3169046B2 (ja) チップの認識方法及びその認識装置
JPS6240852B2 (ko)
KR100296134B1 (ko) 와이어본더의이중본딩방지를위한화상인식방법
KR19980060775A (ko) 영상 인식 처리 장치 및 방법
KR970030528A (ko) 와이어 본더의 와이어 테일 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee