KR970023384A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR970023384A
KR970023384A KR1019950034558A KR19950034558A KR970023384A KR 970023384 A KR970023384 A KR 970023384A KR 1019950034558 A KR1019950034558 A KR 1019950034558A KR 19950034558 A KR19950034558 A KR 19950034558A KR 970023384 A KR970023384 A KR 970023384A
Authority
KR
South Korea
Prior art keywords
input
column address
memory device
semiconductor memory
data
Prior art date
Application number
KR1019950034558A
Other languages
English (en)
Other versions
KR0172369B1 (ko
Inventor
한용주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034558A priority Critical patent/KR0172369B1/ko
Publication of KR970023384A publication Critical patent/KR970023384A/ko
Application granted granted Critical
Publication of KR0172369B1 publication Critical patent/KR0172369B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리장치에 관한 것으로, 소정갯수의 입출력라인쌍마다 센스앰프와 라이트 드라이버를 각각 구비한 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래기술에 따른 반도체 메모리장치는 칩의 집적화를 위해서 입출력라인쌍들이 동일한 센스앰프 및 동일한 라이트 드라이버를 공유하게 된다. 이에 따라 멀티플렉서를 사용하지 않을 수 없게 된다. 따라서 상기 멀티플렉서의 동작으로 인한 액세스시간에 지연이 발생된다. 이는 곧 반도체 메모리장치의 고속동작을 저해하게 된다. 또, 멀티플렉서 및 매스크게이트들의 사용으로 인하여 칩면적면에서의 이득도 별로 크지 않다. 윈도우램(window RAM)과 같은 메모리장치에서는 칩내부에서 데이타를 옮기는 동작 즉, 인터널 무브(internal move)동작이 수행되는데 종래의 반도체 메모리장치에서는 이러한 인터널 무브동작을 실행하지 못하게 된다. 또, 종래의 원칼라레지스터(one color register)구조에서는 인접한 메모리셀에 동일한 데이타를 라이트하는 동작외의 다른 동작이 불가능하게 된다.
3. 발명의 해결방법의 요지
다수개의 워드라인과 다수개의 비트라인쌍 사이에 접속된 다수의 메모리셀로 구성된 메모리셀 어레이와, 상기 메모리셀 어레이를 구성하는 상기 비트라인쌍에 접속된 다수의 입출력라인쌍들과, 상기 다수개의 비트라인과 상기 입출력라인쌍 사이에 접속되고 소정의 컬럼어드레스정보에 의해 도통유무가 결정되는 다수개의 컬럼선택게이트들과, 컬럼어드레스신호를 입력하여 디코딩하는 컬럼디코더와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 센스앰프와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 라이트 드라이버를 구비하며, 상기 다수의 센스앰프와 다수의 라이트 드라이버가 한개의 데이타핀에 대응됨을 특징으로 하는 반도체 메모리장치를 개발하므로써 고속의 액세스동작을 실현하게 된다. 또, 상기 센스앰프와 라이트 드라이버 사이에 소정의 래치회로들을 구비하므로써 상기 윈도우램의 고유기능인 인터널 무브동작을 실행할 수 있게 되고, 상기 2개의 칼라레지스터를 상기 라이트 드라이버들에 접속시키므로써 블럭라이트동작시 인접한 메모리셀에 종류가 다른 데이타를 저장할 수 있게 된다.
4. 발명의 중요한 용도
고속의 액세스동작을 실행하고, 칩면적이 줄어들고, 다기능을 보유하는 반도체 메모리장치.

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 데이타 입출력과정을 보여주는 본 발명의 일실시예에 따른 도면,
제3도는 데이타 입출력과정을 보여주는 본 발명의 다른 실시예에 따른 도면.

Claims (6)

  1. 반도체 메모리장치에 있어서, 다수개의 워드라인과 다수개의 비트라인쌍 사이에 접속된 다수의 메모리셀로 구성된 메모리셀 어레이와, 상기 메모리셀 어레이를 구성하는 상기 비트라인쌍에 접속된 다수의 입출력라인쌍들과, 상기 다수개의 비트라인과 상기 입출력라인쌍 사이에 접속되고 소정의 컬럼어드레스정보에 의해 도통유무가 결정되는 다수개의 컬럼선택게이트들과, 컬럼어드레스신호를 입력하여 디코딩하는 컬럼디코더와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 센스앰프와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 라이트 드라이버를 구비하며, 상기 다수의 센스앰프와 다수의 라이트 드라이버가 한개의 데이타핀에 대응됨을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 다수의 라이트 드라이버가 서로 다른 컬럼어드레스신호를 받고, 하나의 특정 컬럼에 데이타를 입력시킬 때는 선택된 하나의 라이트 드라이버만 동작시켜 상기 특정 컬럼의 메모리셀에 데이타를 입력시키고, 동시에 여러 컬럼에 데이타를 입력시킬 때는 각각의 라이트 드라이버에 입력되는 컬럼어드레스신호를 소정의 제어신호가 제어하여 다수의 라이트 드라이버를 동시에 동작시켜 다수의 컬럼에 데이타를 입력시키는 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 상기 다수의 라이트 드라이버 각각은 라이트 매스킹신호에 의해서 제어되는 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 센스앰프는 서로 다른 컬럼어드레스신호에 의하여 제어되며, 특정 컬럼어드레스신호에 대응되는 데이타만을 출력할 때는 그에 대응되는 센스앰프만을 동작시켜 대응되는 데이타를 출력시키고, 여러개의 데이타를 출력할 때는 소정의 신호에 의하여 다수의 센스앰프가 동시에 동작하여 대응되는 데이타를 출력시키는 것을 특징으로 하는 반도체 메모리장치.
  5. 반도체 메모리장치에 있어서, 다수개의 워드라인과 다수개의 비트라인쌍 사이에 접속된 다수의 메모리셀로 구성된 메모리셀 어레이와, 상기 메모리셀 어레이를 구성하는 상기 비트라인쌍에 접속된 다수의 입출력라인쌍들과, 상기 다수개의 비트라인과 상기 입출력라인쌍 사이에 접속되고 소정의 컬럼어드레스정보에 의해 도통유무가 결정되는 다수개의 컬럼선택게이트들과, 컬럼어드레스신호를 입력하여 디코딩하는 컬럼디코더와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 센스앰프와, 서로 다른 상기 컬럼어드레스정보에 대응되는 각각의 입출력라인쌍에 각각 접속되는 다수의 라이트 드라이버와, 상기 다수의 센스앰프와 다수의 라이트 드라이버 사이에 각각 접속되어 소정의 데이타를 저장하는 다수의 래치회로와, 상기 라이트 드라이버 내부에 형성된 칼라레지스터를 구비하며, 상기 다수의 센스앰프와 다수의 라이트 드라이버 및 다수의 래치회로가 한개의 데이타핀에 대응됨을 특징으로 하는 반도체 메모리장치.
  6. 제5항에 있어서, 상기 칼라레지스터가 한개의 라이트 드라이버당 두개가 설치됨을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034558A 1995-10-09 1995-10-09 반도체 메모리장치 KR0172369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034558A KR0172369B1 (ko) 1995-10-09 1995-10-09 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034558A KR0172369B1 (ko) 1995-10-09 1995-10-09 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970023384A true KR970023384A (ko) 1997-05-30
KR0172369B1 KR0172369B1 (ko) 1999-03-30

Family

ID=19429626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034558A KR0172369B1 (ko) 1995-10-09 1995-10-09 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR0172369B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474987B1 (ko) * 1997-06-30 2005-05-27 삼성전자주식회사 반도체장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697832B1 (ko) * 2006-03-06 2007-03-20 엠텍비젼 주식회사 복수개의 포트를 가진 메모리 장치와 그 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474987B1 (ko) * 1997-06-30 2005-05-27 삼성전자주식회사 반도체장치

Also Published As

Publication number Publication date
KR0172369B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US5796660A (en) Memory device and serial-parallel data transform circuit
US4757477A (en) Dual-port semiconductor memory device
US6516382B2 (en) Memory device balanced switching circuit and method of controlling an array of transfer gates for fast switching times
US5003510A (en) Semiconductor memory device with flash write mode of operation
KR100237131B1 (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR850008569A (ko) 반도체 메모리장치
KR890012312A (ko) 반도체 기억장치
US5481495A (en) Cells and read-circuits for high-performance register files
US5229971A (en) Semiconductor memory device
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
EP0570977B1 (en) Semiconductor memory device
JPH11213676A (ja) データバッファ及びこれを利用したデータのリード／ライト方法
US4723228A (en) Memory decoding circuit
KR970023384A (ko) 반도체 메모리장치
US5787311A (en) Integrated circuit multiport memory having serial access bit mask register and method for writing in the multiport memory
KR100341343B1 (ko) 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리
JPH05314763A (ja) 半導体記憶装置
JPH08273368A (ja) 半導体記憶装置
US5392241A (en) Semiconductor memory circuit with block overwrite
US5848019A (en) Pass gate decoder for a multiport memory dEvice that uses a single ported memory cell array structure
KR100367159B1 (ko) 반도체 메모리소자
JPH02126495A (ja) 半導体メモリ
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR970051310A (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee