KR100474987B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100474987B1
KR100474987B1 KR1019970029319A KR19970029319A KR100474987B1 KR 100474987 B1 KR100474987 B1 KR 100474987B1 KR 1019970029319 A KR1019970029319 A KR 1019970029319A KR 19970029319 A KR19970029319 A KR 19970029319A KR 100474987 B1 KR100474987 B1 KR 100474987B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
pad
internal
reference voltage
bit structure
Prior art date
Application number
KR1019970029319A
Other languages
English (en)
Other versions
KR19990005146A (ko
Inventor
이재웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970029319A priority Critical patent/KR100474987B1/ko
Publication of KR19990005146A publication Critical patent/KR19990005146A/ko
Application granted granted Critical
Publication of KR100474987B1 publication Critical patent/KR100474987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 내부 회로들을 구비하는 반도체 장치에 있어서, 하나의 패드, 복수의 비교기들, 및 내부 회로 제어 신호 발생기를 구비하는 반도체 장치가 개시되어 있다. 복수의 비교기들은 각각 패드에 인가되는 전압과 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력한다. 내부 회로 제어 신호 발생기는 복수의 비교기들로부터 출력되는 신호들을 입력하여 이들을 디코딩하여, 복수의 내부 회로들 중에서 해당되는 내부 회로를 각각 인에이블시키는 복수의 내부 회로 제어 신호들 중에서 해당되는 제어 신호를 액티브하여 출력한다. 본 발명에 의하면, 반도체 기술이 발달함에 따라 필요로 하는 패드의 개수를 줄일 수 있고 패드가 차지하는 면적에 의한 제한을 적게 받으므로 같은 작업량에 대하여 네트 다이의 개수를 증가시킬 수가 있는 효과를 가진다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로서, 특히 사용되어 지는 패드의 개수를 줄일 수 있도록 구성되어 있는 반도체 장치에 관한 것이다.
반도체 기술이 발달함에 따라 반도체 장치는 더욱 더 집적화 되고 미세화 되고 있다. 한 장의 웨이퍼(Wafer)에서 생산될 수 있는 칩(Chip)의 개수를 네트다이(Net Die)라고 한다. 네트다이의 값이 크면 클수록 같은 작업량에 대해서 생산되는 반도체 장치의 개수는 증가되고 이는 곧 수익으로 연결된다. 따라서 어떤 제품이 개발되면 개발된 제품에 대해서 더욱 더 작은 축소계수(Shrink Factor)를 가지는 공정에 적용되도록 연구를 계속하여, 될 수 있으면 네트다이의 개수를 늘이는 데 주력을 기울이고 있는 실정이다.
그러나 반도체 장치를 이루고 있는 내부 회로들은 원하는 축소계수(Shrink Factor)를 가지는 공정에 적용되도록 축소될 수 있는 반면에, 칩(Chip)과 외부와의 연결을 위한 패드(Pad)의 크기는 원하는 축소계수(Shrink Factor)를 가지는 공정에 적용되도록 축소될 수가 없다. 이는 리드 프레임(Lead Frame)과의 연결을 위한 본딩 와이어(Bonding Wire)를 패드에 접속하기 위해서는 패드의 크기가 어느 정도 절대적인 크기를 유지해 주어야하기 때문이다. 따라서 축소계수(Shrink Factor)가 감소함에 따라 패드의 크기는 오히려 칩(Chip)의 크기에 비해서 점점 증가하는 것처럼 보이게 된다. 따라서 반도체 기술이 발달함에 따른 추세에 부응하기 위해서는 패드의 크기를 줄일 수 있는 본딩(Bonding) 기술을 개발하거나 패드의 개수를 줄일 수 있는 반도체 장치의 개발이 요구되고 있다.
반도체 장치에 있어서, 특히 반도체 메모리 장치에 있어서 그 성능을 향상시키기 위하여 한 번의 독출 및 기입(Read/write) 동작에 대하여 여러 개의 데이터(Data)를 독출 및 기입하는 방법이 이용되고 있다. 즉 초기의 반도체 메모리 장치에 있어서는 한 번의 독출 및 기입(Read/write) 동작에 대하여 단일 비트(Bit)만을 독출 및 기입하였으나, 최근에는 여러 가지의 비트 구조(Bit Organization), 예를 들어 X4, X8, 및 X16,를 갖도록 반도체 메모리 장치를 구성하므로써 단위시간당 데이터의 처리 성능을 향상시키고 있다. 이러한 비트 구조(Bit Organization)를 가지는 반도체 메모리 장치는 각각의 비트 구조에 대하여 따로 설계되어 생산되지 않고 보통은 단일 설계로 생산되고 최종 본딩 와이어 연결 시에 비트 구조를 결정해주는 패드를 적절히 연결시켜 줌으로써 특정 비트 구조를 가지는 반도체 메모리 장치로서 결정되어 생산된다.
도 1은 종래의 반도체 장치에 있어서 비트 구조를 결정하는 회로의 회로도를 나타내고 있다.
도 1을 참조하면, 종래의 반도체 장치에 있어서 비트 구조를 결정하는 회로는 패드들(110,120), 인버터들(114,124), 및 비트 구조 제어 신호 발생기(130)를 구비한다.
인버터들(114,124)은 각각 패드들(110,120)에 인가되는 신호들 중에서 해당되는 신호를 입력하여 이를 인버팅 하여 출력한다.
비트 구조 제어 신호 발생기(130)는 인버터들(114,124)로부터 출력되는 신호들을 입력하여 이들에 따라 비트 구조들(X4,X8,X16) 중에서 해당되는 비트 구조를 인에이블시키도록 비트 구조 제어 신호들(PX4,PX8,Px16) 중에서 해당되는 비트 구조 제어 신호를 액티브시켜 출력한다.
아래의 표는 패드들(110,120)에 인가되는 신호의 레벨에 따라 액티브되는 비트 구조 제어 신호를 나타내고 있다. 여기서 패드1과 패드2는 각각 패드(110)와 패드(120)를 나타내고 출력1과 출력2는 각각 인버터(114)와 인버터(124)로부터 출력되는 신호를 나타내고 있다. 또한 여기서 Vext와 GND는 각각 패드들(110,120)이 와이어 본딩에 의해서 연결되어 지는 외부 전원 단자 와 접지 단자를 나타내고 있다.
패드1 패드2 출력1 출력2 비트 구조 제어 신호
Vext Vext L L PX8
Vext GND L H PX4
GND Vext H L PX16
이상의 표에서 알 수 있는 바와 같이, 세 가지의 비트 구조(Bit Organization), 예컨대 X4, X8, 및 X16을 지원하고 있는 반도체 메모리 장치에 있어서, 비트 구조를 결정하기 위하여 두 개의 패드들(110,120)을 구비한다. 그리고 패드들(110,120) 중에서 하나의 패드, 예를 들어 패드(110)를 외부 전원 단자(Vext)에 와이어 본딩에 의해서 접속하고 다른 패드, 예를 들어 패드(120)를 외부 접지 단자(GND)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PX4)가 액티브되어 비트 구조, X4를 가지는 반도체 메모리 장치를 구성하게 된다. 패드들(110,120) 중에서 하나의 패드, 예를 들어 패드(110)를 외부 접지 단자(GND)에 와이어 본딩에 의해서 접속하고 다른 패드, 예를 들어 패드(120)를 외부 전원 단자(Vext)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PX16)가 액티브되어 비트 구조, X16을 가지는 반도체 메모리 장치를 구성하게 된다. 마찬가지로 패드들(110,120) 모두를 외부 전원 단자(Vext)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PX8)가 액티브되어 비트 구조, X8을 가지는 반도체 메모리 장치를 구성하게 된다.
이와 같이 종래의 반도체 메모리 장치에 있어서는 세 가지의 비트 구조들 중에서 하나를 결정하는 데 두 개의 패드를 사용하고 있다. 따라서 반도체 기술이 발달함에 따라 여러 가지 비트 구조들을 지원하게 되면 이들 비트 구조들 중에서 하나를 결정하기 위해 필요로 하는 패드의 수는 따라서 증가하게 되고, 패드가 차지하는 면적은 상대적으로 증가하게 되는 문제가 발생한다.
따라서 본 발명의 목적은 반도체 기술이 발달함에 따라 축소된 면적을 가지고 또한 여러 가지 구조를 단일 설계 상에 가지게 되는 반도체 장치에 있어서 패드의 수를 줄일 수 있는 구조를 가지는 반도체 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 내부 회로들을 구비하는 반도체 장치는
하나의 패드;
각각 상기 패드에 인가되는 전압과 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력하는 복수의 비교기들; 및
상기 복수의 비교기들로부터 출력되는 신호들을 입력하여 이들을 디코딩하여, 상기 복수의 내부 회로들 중에서 해당되는 내부 회로를 각각 인에이블시키는 복수의 내부 회로 제어 신호들 중에서 해당되는 제어 신호를 액티브하여 출력하는 내부 회로 제어 신호 발생기를 구비하는 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들에 대하여 자세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 내부 회로들을 구비하는 반도체 장치에 있어서 내부 회로들을 선택하기 위하여 구성되어 있는 부분의 블록도를 나타내고 있다.
도 2를 참조하면, 본 발명의 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 내부 회로들(미도시)을 구비하는 반도체 장치에 있어서 내부 회로들(미도시)을 선택하기 위하여 구성되어 있는 부분의 회로는 패드(210), 비교기들(220 내지 290), 및 선택적 내부 회로 제어 신호 발생기(310)를 구비한다.
비교기들(220 내지 290)은 각각 패드(210)에 인가되는 전압과 기준 전압들(VREF1 내지 VREFn) 중에서 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력한다. 여기서 기준 전압들(VREF1 내지 VREFn)은 해당되는 반도체 장치를 구성하고 있는 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 선택되어 지며, 각각 서로 다른 값을 가진다.
패드(210)는 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자(Vext), 접지 단자(GND), 및 기준 전압들(VREF1 내지 VREFn)을 위한 단자들 중에서 해당되는 단자에 와이어 본딩(Wire Bonding)에 의해 접속되어 있다.
선택적 내부 회로 제어 신호 발생기(310)는 비교기들(220 내지 290)로부터 출력되는 신호들(OUT1 내지 OUTn)을 입력하여 이들을 디코딩하여, 상기 사용자의 필요에 따라 선택적으로 사용되어 지는 내부 회로들(미도시) 중에서 해당되는 내부 회로(미도시)를 각각 인에이블시키는 내부 회로 제어 신호들(P1 내지 Pm) 중에서 해당되는 제어 신호를 액티브하여 출력한다.
이와 같이, 본 발명의 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 내부 회로들(미도시)을 구비하는 반도체 장치에 있어서 내부 회로들(미도시)을 선택하기 위하여 구성되어 있는 부분의 회로는, 하나의 패드(210)를 가지고 있으며, 패드(210)에 인가되는 전압의 레벨에 따라 비교기들(220 내지 290)로부터 출력되는 신호들을 디코딩하여, 원하는 내부 회로(미도시)를 인에이블시키기 위하여 내부 회로 제어 신호들(P1 내지 Pm) 중에서 해당되는 내부 회로 제어 신호를 액티브시켜 출력한다. 따라서 반도체 기술이 발달함에 따라 필요로 하는 패드의 개수를 줄일 수 있고 패드가 차지하는 면적에 의한 제한을 적게 받으므로 네트다이의 개수를 증가시킬 수가 있다.
도 3은 본 발명의 다른 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 비트 구조 회로들(미도시)을 구비하는 반도체 장치에 있어서 복수의 비트 구조 회로들(미도시)을 선택하도록 구성되어 있는 부분의 블록도를 나타내고 있다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 비트 구조 회로들(미도시)을 구비하는 반도체 장치에 있어서 복수의 비트 구조 회로들(미도시)을 선택하도록 구성되어 있는 부분은 패드(410), 비교기들(420 내지 490), 및 선택적 비트 구조 제어 신호 발생기(510)를 구비한다.
비교기들(420 내지 490)은 각각 패드(410)에 인가되는 전압과 기준 전압들(VREF1 내지 VREFn) 중에서 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력한다. 여기서 기준 전압들(VREF1 내지 VREFn)은 해당되는 반도체 장치를 구성하고 있는 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 선택되어 지며, 각각 서로 다른 값을 가진다.
패드(410)는 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자(Vext), 접지 단자(GND), 및 기준 전압들(VREF1 내지 VREFn)을 위한 단자들 중에서 해당되는 단자에 와이어 본딩(Wire Bonding)에 의해 접속되어 있다.
선택적 비트 구조 제어 신호 발생기(510)는 비교기들(420 내지 490)로부터 출력되는 신호들(OUTB1 내지 OUTBn)을 입력하여 이들을 디코딩하여, 상기 사용자의 필요에 따라 선택적으로 사용되어 지는 비트 구조 회로들(미도시) 중에서 해당되는 비트 구조 회로(미도시)를 각각 인에이블시키는 비트 구조 제어 신호들(PB1 내지 PBm) 중에서 해당되는 비트 구조 제어 신호를 액티브하여 출력한다.
이와 같이, 본 발명의 다른 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 비트 구조 회로들(미도시)을 구비하는 반도체 장치에 있어서 비트 구조 회로들(미도시)을 선택하기 위하여 구성되어 있는 부분의 회로는, 하나의 패드(410)를 가지고 있으며, 패드(410)에 인가되는 전압의 레벨에 따라 비교기들(420 내지 490)로부터 출력되는 신호들을 디코딩하여, 원하는 비트 라인 회로를 인에이블시키기 위하여 비트 구조 제어 신호들(PB1 내지 PBm) 중에서 해당되는 비트 구조 제어 신호를 액티브시켜 출력한다. 따라서 반도체 기술이 발달함에 따라 필요로 하는 패드의 개수를 줄일 수 있고 패드가 차지하는 면적에 의한 제한을 적게 받으므로 네트다이(net Die)의 개수를 증가시킬 수가 있다.
도 4는 본 발명의 또 다른 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용할 수 있는 비트 구조 회로들(CX4,CX8,CX16)을 구비하는 반도체 장치에 있어서 비트 구조 회로들(CX4,CX8,CX16)을 선택하도록 구성되어 있는 부분의 블록도를 나타내고 있다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용할 수 있는 비트 구조 회로들(CX4,CX8,CX16)을 구비하는 반도체 장치에 있어서 비트 구조 회로들(CX4,CX8,CX16)을 선택하도록 구성되어 있는 부분은 패드(610), 비교기들(620,630), 및 선택적 비트 구조 제어 신호 발생기(640)를 구비한다.
패드(610)는 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자(Vext), 접지 단자(GND), 및 기준 전압들(VR1,VR2)을 위한 단자들 중에서 해당되는 단자에 와이어 본딩(Wire Bonding)에 의해 접속되어 있다.
비교기(620)는 패드(610)에 인가되는 전압과 기준 전압(VR1)을 입력하여 비교하고 이에 따라 신호(OUTR1)를 액티브시켜 출력한다. 비교기(620)는 패드(610)에 인가되는 전압이 기준 전압(VR1)보다 큰 경우에만 하이('H') 레벨을 가지는 신호(OUTR1)를 출력한다. 여기서 기준 전압(VR1)은 해당되는 반도체 장치를 구성하고 있는 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 선택되어 지며, 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 전원 단자(Vext)의 전압보다 작으면서 가장 큰 값을 가지는 내부 전압의 값을 가진다. 따라서 비교기(620)는 패드(610)가 전원 단자(Vext)에 접속되어 있는 경우에만 하이('H') 레벨을 가지는 신호(OUTR1)를 출력한다.
비교기(630)는 패드(610)에 인가되는 전압과 기준 전압(VR2)을 입력하여 비교하고 이에 따라 신호(OUTR2)를 액티브시켜 출력한다. 비교기(630)는 패드(610)에 인가되는 전압이 기준 전압(VR2)보다 작은 경우에만 하이('H') 레벨을 가지는 신호(OUTR2)를 출력한다. 여기서 기준 전압(VR2)은 해당되는 반도체 장치를 구성하고 있는 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 선택되어 지며, 내부 전원 발생기(미도시)로부터 발생되는 내부 전압들 중에서 접지 단자(GND)의 전압보다 크면서 가장 작은 값을 가지는 내부 전압의 값을 가진다. 따라서 비교기(630)는 패드(610)가 접지 단자(GND)에 접속되어 있는 경우에만 하이('H') 레벨을 가지는 신호(OUTR2)를 출력한다.
선택적 비트 구조 제어 신호 발생기(640)는 비교기들(620,630)로부터 출력되는 신호들(OUTR1,OUTR2)을 입력하여 이들을 디코딩하여, 비트 구조 회로들(CX4,CX8,CX16) 중에서 해당되는 비트 구조 회로를 각각 인에이블시키는 비트 구조 제어 신호들(PRX4,PRX8,PRX16) 중에서 해당되는 비트 구조 제어 신호를 액티브하여 출력한다.
아래의 표는 패드(610)에 인가되는 신호의 레벨에 따라 액티브되는 비트 구조 제어 신호들(PRX4,PRX8,PRX16)을 나타내고 있다.
패드 OUTR1 OUTR2 비트 구조 제어 신호
Vext H L PRX16
VR L L PRX8
GND L H PRX4
이상의 표에서 알 수 있는 바와 같이, 세 가지의 비트 구조(Bit Organization), 예컨대 X4, X8, 및 X16을 지원하고 있는 반도체 메모리 장치에 있어서, 비트 구조를 결정하기 위한 부분의 회로는 한 개의 패드(610) 만을 구비한다. 패드(610)를 외부 전원 단자(Vext)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PRX16)가 액티브되어 비트 구조, X16을 가지는 반도체 메모리 장치를 구성하게 된다. 패드(610) 을 접지 단자(GND)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PRX4)가 액티브되어 비트 구조, X4를 가지는 반도체 메모리 장치를 구성하게 된다. 마찬가지로 패드(610)를 기준 전압(VR1 혹은 VR2)에 와이어 본딩에 의해서 접속하면, 비트 구조 제어 신호(PRX8)가 액티브되어 비트 구조, X8을 가지는 반도체 메모리 장치를 구성하게 된다.
이와 같이, 본 발명의 또 다른 실시예에 따른, 사용자의 필요에 따라 선택적으로 사용되어 지는 비트 구조 회로들(X4,X8,X16)을 구비하는 반도체 장치에 있어서 비트 구조 회로들(X4,X8,X16)을 선택하기 위하여 구성되어 있는 부분의 회로는, 하나의 패드(610)를 가지고 있으며, 패드(610)에 인가되는 전압의 레벨에 따라 비교기들(620,630)로부터 출력되는 신호들을 디코딩하여, 원하는 비트 라인 회로를 인에이블시키기 위하여 비트 구조 제어 신호들(PRX4,PRX8,PRX16) 중에서 해당되는 비트 구조 제어 신호를 액티브시켜 출력한다. 따라서 반도체 기술이 발달함에 따라 필요로 하는 패드의 개수를 줄일 수 있고 패드가 차지하는 면적에 의한 제한을 적게 받으므로 네트다이(net Die)의 개수를 증가시킬 수가 있다.
본 발명에 의하면, 사용자의 필요에 따라 선택적으로 사용되어 지는 내부 회로들을 구비하는 반도체 장치에 있어서 내부 회로들을 선택하기 위하여 구성되어 있는 부분의 회로는, 하나의 패드, 복수의 비교기들, 및 선택적 내부 회로 제어 신호 발생기를 구비하고, 패드에 인가되는 신호의 레벨에 따라 비교기들로부터 출력되는 신호들을 디코딩하여, 원하는 내부 회로를 인에이블시키기 위하여 내부 회로 제어 신호들 중에서 해당되는 내부 회로 제어 신호를 액티브시켜 출력한다. 따라서 반도체 기술이 발달함에 따라 필요로 하는 패드의 개수를 줄일 수 있고 패드가 차지하는 면적에 의한 제한을 적게 받으므로 같은 작업량에 대하여 네트다이(Net Die)의 개수를 증가시킬 수가 있는 효과를 가진다.
도 1은 종래의 반도체 장치에 있어서 비트 구조 제어 회로의 블록도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치에 있어서 선택적 내부 회로를 제어하는 회로의 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치에 있어서 비트 구조 제어하는 회로의 블록도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 장치에 있어서 세 가지의 비트 구조를 제어하는 회로의 블록도이다.
* 도면의 부호에 대한 자세한 설명
VDD: 전원 단자, VREF1,VREF2,VREFn,VR1,VR2: 기준 전압들,
PX4,PX8,PX16,PB1 내지 PBm,PRX4,PRX8,PRX16: 비트 구조 제어 신호들.

Claims (14)

  1. 사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 내부 회로들을 구비하는 반도체 장치에 있어서,
    하나의 패드;
    각각 상기 패드에 인가되는 전압과 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력하는 복수의 비교기들; 및
    상기 복수의 비교기들로부터 출력되는 신호들을 입력하여 이들을 디코딩하여, 상기 복수의 내부 회로들 중에서 해당되는 내부 회로를 각각 인에이블시키는 복수의 내부 회로 제어 신호들 중에서 해당되는 제어 신호를 액티브하여 출력하는 내부 회로 제어 신호 발생기를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 복수의 비교기들은 서로 다른 값을 가지는 상기 해당되는 기준 전압을 입력하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 복수의 비교기들은 상기 반도체 장치를 구성하고 있는 내부 전원 발생기로부터 발생되는 내부 전압들 중에서 하나를 해당되는 기준전압으로서 선택하여 입력하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 패드는 상기 반도체 장치에 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자, 접지 단자, 및 상기 기준 전압 단자들 중에서 해당되는 단자에 와이어 본딩에 의해 접속되는 것을 특징으로 하는 반도체 장치.
  5. 사용자의 필요에 따라 선택적으로 사용되어 지는 복수의 비트 구조 회로들을 구비하는 반도체 장치에 있어서,
    하나의 패드;
    각각 상기 패드에 인가되는 전압과 해당되는 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력하는 복수의 비교기들; 및
    상기 복수의 비교기들로부터 출력되는 신호들을 입력하여 이들을 디코딩하여, 상기 복수의 비트 구조 회로들 중에서 해당되는 비트 구조 회로를 각각 인에이블시키는 복수의 내부 회로 제어 신호들 중에서 해당되는 제어 신호를 액티브하여 출력하는 내부 회로 제어 신호 발생기를 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서, 상기 복수의 비교기들은 서로 다른 값을 가지는 상기 해당되는 기준 전압을 입력하는 것을 특징으로 하는 반도체 장치.
  7. 제 5 항에 있어서, 상기 복수의 비교기들은 상기 반도체 장치를 구성하고 있는 내부 전원 발생기로부터 발생되는 내부 전압들 중에서 하나를 해당되는 기준전압으로서 선택하여 입력하는 것을 특징으로 하는 반도체 장치.
  8. 제 5 항에 있어서, 상기 패드는 상기 반도체 장치에 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자, 접지 단자, 및 상기 기준 전압 단자들 중에서 해당되는 단자에 와이어 본딩에 의해 접속되는 것을 특징으로 하는 반도체 장치.
  9. 사용자의 필요에 따라 선택적으로 사용되어 지는 세 개의 비트 구조 회로들을 구비하는 반도체 장치에 있어서,
    하나의 패드;
    상기 패드에 인가되는 전압과 제 1 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력하는 제 1 비교기;
    상기 패드에 인가되는 전압과 제 2 기준전압을 입력하여 비교하고 이에 따라 해당되는 신호를 액티브시켜 출력하는 제 2 비교기;
    상기 제 1 비교기와 상기 제 2 비교기로부터 출력되는 신호들을 입력하여 이들을 디코딩하여, 상기 세 개의 비트 구조 회로들 중에서 해당되는 비트 구조 회로를 각각 인에이블시키는 세 개의 비트 구조 제어 신호들 중에서 해당되는 비트 구조 제어 신호를 액티브하여 출력하는 비트 구조 제어 신호 발생기를 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서, 상기 제 1 비교기와 상기 제 2 비교기는 각각 서로 다른 값을 가지는 상기 제 1 기준 전압과 상기 제 2 기준 전압을 입력하는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항에 있어서, 상기 제 1 비교기와 상기 제 2 비교기는 각각 상기 반도체 장치를 구성하고 있는 내부 전원 발생기로부터 발생되는 내부 전압들 중에서 하나를 상기 제 1 기준 전압과 상기 제 2 기준 전압으로서 선택하여 입력하는 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 제 1 비교기는 상기 반도체 장치를 구성하고 있는 내부 전원 발생기로부터 발생되는 내부 전압들 중에서 전원 전압보다 작으면서 가장 큰 값을 가지는 내부 전압을 상기 제 1 기준 전압으로서 입력하는 것을 특징으로 하는 반도체 장치.
  13. 제 11 항에 있어서, 상기 제 2 비교기는 상기 반도체 장치를 구성하고 있는 내부 전원 발생기로부터 발생되는 내부 전압들 중에서 접지 전압보다 크면서 가장 작은 값을 가지는 내부 전압을 상기 제 2 기준 전압으로서 입력하는 것을 특징으로 하는 반도체 장치.
  14. 제 9 항에 있어서, 상기 패드는 상기 반도체 장치에 외부로부터 전원을 인가하기 위해 설정되어 있는 전원 단자, 접지 단자, 및 상기 제 1 및 제2 기준 전압 단자들 중에서 해당되는 단자에 와이어 본딩에 의해 접속되는 것을 특징으로 하는 반도체 장치.
KR1019970029319A 1997-06-30 1997-06-30 반도체장치 KR100474987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029319A KR100474987B1 (ko) 1997-06-30 1997-06-30 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029319A KR100474987B1 (ko) 1997-06-30 1997-06-30 반도체장치

Publications (2)

Publication Number Publication Date
KR19990005146A KR19990005146A (ko) 1999-01-25
KR100474987B1 true KR100474987B1 (ko) 2005-05-27

Family

ID=43666857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029319A KR100474987B1 (ko) 1997-06-30 1997-06-30 반도체장치

Country Status (1)

Country Link
KR (1) KR100474987B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716550B2 (en) 2007-01-26 2010-05-11 Samsung Electronics Co., Ltd. Semiconductor IC including pad for wafer test and method of testing wafer including semiconductor IC

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365431B1 (ko) * 2000-08-03 2002-12-18 주식회사 하이닉스반도체 본딩 옵션 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025757A (ko) * 1994-12-27 1996-07-20 김광호 반도체 메모리 장치의 동작 모우드 선택회로
KR970023384A (ko) * 1995-10-09 1997-05-30 김광호 반도체 메모리장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025757A (ko) * 1994-12-27 1996-07-20 김광호 반도체 메모리 장치의 동작 모우드 선택회로
KR970023384A (ko) * 1995-10-09 1997-05-30 김광호 반도체 메모리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716550B2 (en) 2007-01-26 2010-05-11 Samsung Electronics Co., Ltd. Semiconductor IC including pad for wafer test and method of testing wafer including semiconductor IC

Also Published As

Publication number Publication date
KR19990005146A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US20200341838A1 (en) Encoding data in a modified-memory system
US5838603A (en) Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US6788560B2 (en) Semiconductor device and process for manufacturing the same
US4833650A (en) Semiconductor memory device including programmable mode selection circuitry
JP3299342B2 (ja) 半導体メモリモジュール
JP3242101B2 (ja) 半導体集積回路
US20020175406A1 (en) Dual die memory
US5148396A (en) Semiconductor integrated circuit memory enabling memory write masking
JPH05234368A (ja) 半導体集積回路装置およびチップ選別方法
JPH08167703A (ja) 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ
JP2008011446A (ja) 半導体集積回路
TWI509618B (zh) 封裝的串列週邊介面反及閘快閃記憶體裝置及快閃記憶體裝置與其配置方法
US6327206B2 (en) Semiconductor memory device including serial/parallel conversion circuit
KR100474987B1 (ko) 반도체장치
US5036272A (en) Plural test mode selection circuit
US5608686A (en) Synchronous semiconductor memory device with low power consumption
KR950014251B1 (ko) 다이너믹 랜덤 액세스 메모리 장치
US7099175B2 (en) Semiconductor memory integrated circuit
US6505266B1 (en) Method and apparatus for a mix signal module
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
KR100279293B1 (ko) 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치
US6069835A (en) Semiconductor memory device
JP2000164813A (ja) 半導体集積回路
KR0175022B1 (ko) 반도체 기억장치의 데이터 입출력 모드 변환장치
KR100492795B1 (ko) 뱅크선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee