KR970022646A - 클럭제어 장치 - Google Patents
클럭제어 장치 Download PDFInfo
- Publication number
- KR970022646A KR970022646A KR1019950034932A KR19950034932A KR970022646A KR 970022646 A KR970022646 A KR 970022646A KR 1019950034932 A KR1019950034932 A KR 1019950034932A KR 19950034932 A KR19950034932 A KR 19950034932A KR 970022646 A KR970022646 A KR 970022646A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- output
- clock
- flip
- clock control
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 클럭제어 장치에 관한 것으로서, 특히 CPU(중앙 연산 처리장치)를 기억장치와 연결시켜 테스트하기 위한 클럭제어 장치에 관한 것이다.
본 발명에 따른 클럭제어 장치는 명령을 유입하여 디코드하고 출력하는 명령 디코드부; 상기 명령 디코드부의 출력을 유입하여 클럭에 따라 데이터 출력을 세트하는 플립플롭부; 조정된 클럭의 로우레벨을 유입하여 리세트하고 상기 매스터 클럭을 유입하여 카운트한 후 인버터 출력단자로 출력시키는 카운트업부; 및 상기 플립플롭부의 출력과 상기 카운트업부의 출력을 유입하여 조정된 클럭을 출력하는 논리게이트부를 포함함을 특징으로 한다.
본 발명에 따른 클럭제어 장치는 CPU에 접속된 프로그램이 내장된 응답속도가 느린 메모리를 액세스할 때는 CPU에 인가하는 매스터 클럭을 임의적으로 조정하여 메모리를 액세스할 수 있는 기능을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 클럭제어 장치를 설명하기 위한 회로도이다.
Claims (4)
- 클럭제어 장치에 있어서, 명령을 유입하여 디코드하고 출력하는 명령 디코드부; 상기 명령 디코드부의 출력을 유입하여 클럭에 따라 데이터 출력을 세트하는 플립플롭부; 조정된 클럭의 로우레벨을 유입하여 리세트하고 상기 매스터 클럭을 유입하여 카운트한 후 인버터 출력단자로 출력시키는 카운트업부; 및 상기 플립플롭부의 출력과 상기 카운트업부의 출력을 유입하여 조정된 클럭을 출력하는 논리게이트부를 포함함을 특징으로 하는 클럭제어 장치.
- 제1항에 있어서, 상기 플립플롭부는 디플립플롭으로 구성됨을 특징으로 하는 클럭제어 장치.
- 제1항에 있어서, 상기 논리 게이트부는 익스클루시부 노아게이트의 출력을 하나의 낸드게이트로 유입하여 출력함을 특징으로 하는 클럭제어장치.
- 제1항에 있어서, 상기 카운터업부는 업카운터의 클럭 단자에 매스터 클럭을 인가하고 조정된 주기의 클럭을 인버터한 신호와 매스터 클럭신호를 노아게이트에 인가한 후 노아게이트 출력신호를 업카운터부(100)에서 리세트함을 특징으로 하는 클럭제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034932A KR970022646A (ko) | 1995-10-11 | 1995-10-11 | 클럭제어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034932A KR970022646A (ko) | 1995-10-11 | 1995-10-11 | 클럭제어 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970022646A true KR970022646A (ko) | 1997-05-30 |
Family
ID=66582544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034932A KR970022646A (ko) | 1995-10-11 | 1995-10-11 | 클럭제어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970022646A (ko) |
-
1995
- 1995-10-11 KR KR1019950034932A patent/KR970022646A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
| KR960020510A (ko) | 줄길이복호화기 | |
| KR850001566A (ko) | 마이크로 컴퓨터 | |
| KR970017690A (ko) | 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR970022646A (ko) | 클럭제어 장치 | |
| KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
| KR920001318A (ko) | 마이크로프로세서 | |
| JP2798989B2 (ja) | プログラマブル・ロジック・デバイス | |
| KR970029064A (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
| KR910007400B1 (ko) | Dma 제어기와 결합한 인터페이스 회로 | |
| KR970002549A (ko) | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 | |
| KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| KR960008840A (ko) | 메모리 소자의 라이트 제어신호 발생회로 | |
| KR920003647A (ko) | 가변 타이밍 발생회로 | |
| KR950014374B1 (ko) | 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로 | |
| TW239203B (en) | Encoding/decoding device | |
| KR970023394A (ko) | 반도체 메모리장치의 메모리활성화방법 | |
| KR930014592A (ko) | 데이타 출력 버퍼회로 | |
| KR970023445A (ko) | 미사용 입출력 핀의 레벨 설정회로 | |
| KR970049298A (ko) | 리던던시 회로 | |
| KR920016945A (ko) | 자동 테스트 회로 | |
| KR970049550A (ko) | 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치 | |
| KR860002760A (ko) | Z 80 cpu의 시스템 프로그램 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |