KR970018702A - 반도체 장치의 티타늄 샐리사이드층 형성방법 - Google Patents
반도체 장치의 티타늄 샐리사이드층 형성방법 Download PDFInfo
- Publication number
- KR970018702A KR970018702A KR1019950031116A KR19950031116A KR970018702A KR 970018702 A KR970018702 A KR 970018702A KR 1019950031116 A KR1019950031116 A KR 1019950031116A KR 19950031116 A KR19950031116 A KR 19950031116A KR 970018702 A KR970018702 A KR 970018702A
- Authority
- KR
- South Korea
- Prior art keywords
- depositing
- polycrystalline silicon
- forming
- titanium
- gate
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치의 티타늄 샐리사이드(Ti-Salicide)층 형성방법에 관한 것으로서, 반도체 기판상에 게이트 산화막을 증착한 후 인이 도핑된 다결정 실리콘을 증착하는 단계; 증착된 다결정 실리콘위에 Ti를 증착하여 열처리를 통해 티타늄 실리사이드를 형성한 후 산화막을 증착하고 사진/식각 공정을 하여 게이트를 형성하는 단계; 게이트 측면에 산화물 스페이서를 형성한 후 실리사이드를 얻기 위한 티타늄을 증착하는 단계; 상기 티타늄 상에 도핑된 다결정 실리콘을 증착하여 퍼니스 튜브나 RTP 공정을 하는 단계; 및 반도체 기판 상부의 다결정 실리콘에 패드 폴리를 형성하는 단계를 포함함을 특징으로 한다. 본 발명에 의하면 게이트 형성 후 증착하는 다결정실리콘을 미스얼라인 방지를 위한 패드와 shallow junction 형성을 위한 Ti 소모체로 동시에 이용할 수 있으며, 통상의 샐리사이드 공정에서 진행되는 잔류 Ti 제거 공정을 행할 필요가 없다는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2d도는 본 발명의 일실시예를 설명하기 위해 패드-폴리를 이용한 Ti-Salicide층 형성방법을 도시한 도면.
Claims (2)
- 반도체 장치의 티타늄 샐리사이드(Ti-Salicide)층 형성방법에 있어서, 반도체 기판상에 게이트 산화막을 증착한 후 인이 도핑된 다결정 실리콘을 증착하는 단계; 상기 증착된 다결정 실리콘위에 Ti를 증착하여 열처리를 통해 티타늄 실리사이드를 형성한 후 산화막을 증착하고 사진/식각 공정을 하여 게이트를 형성하는 단계; 상기 형성된 게이트 측면에 절연물 스페이서를 형성한 후 실리사이드를 얻기 위한 티타늄을 증착하는 단계; 상기 증착된 티타늄 상에 도핑된 다결정 실리콘을 증착하여 퍼니스 튜브나 급속열처리(RTP) 공정을 하는 단계; 및 반도체 기판 상부의 다결정 실리콘에 사진/식각 공정을 하여 패드 폴리를 형성하는 단계를 포함함을 특징으로 하는 반도체 장치의 티타늄 샐리사이드(Ti-Salicide)층 형성방법.
- 제1항에 있어서, 상기 도핑된 다결정 실리콘의 증착두께는 1500Å-3000Å임을 특징으로 하는 반도체 장치의 티타늄 샐리사이드(Ti-Salicide)층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031116A KR970018702A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치의 티타늄 샐리사이드층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031116A KR970018702A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치의 티타늄 샐리사이드층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018702A true KR970018702A (ko) | 1997-04-30 |
Family
ID=66616227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031116A KR970018702A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치의 티타늄 샐리사이드층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018702A (ko) |
-
1995
- 1995-09-21 KR KR1019950031116A patent/KR970018702A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747373A (en) | Nitride-oxide sidewall spacer for salicide formation | |
| KR890012402A (ko) | 반도체 장치의 제조방법 | |
| KR920018977A (ko) | 반도체 디바이스 및 집적회로와 그 제조 방법 | |
| KR930011301A (ko) | 서브-마이크로 메터 집적회로의 얕은 접합 형성방법 | |
| US6242312B1 (en) | Advanced titanium silicide process for very narrow polysilicon lines | |
| KR970018702A (ko) | 반도체 장치의 티타늄 샐리사이드층 형성방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR940027060A (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR960035846A (ko) | 실리사이드를 이용한 접합 형성방법 | |
| KR970003697A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH01295462A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5444473A (en) | Nanufacture for semiconductor device | |
| KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
| KR970052026A (ko) | 반도체 소자의 폴리사이드 형성방법 | |
| JPH10135152A (ja) | 半導体装置の製造方法 | |
| KR950030272A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| KR940018913A (ko) | 반도체장치의 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR19980040629A (ko) | 반도체 장치의 살리사이드 형성방법 | |
| KR930001439A (ko) | 반도체 장치의 제조방법 | |
| JPS5753958A (ja) | Handotaisochi | |
| KR960015955A (ko) | 반도체소자의 제조방법 | |
| JPH0457321A (ja) | ポリサイド素子の形成方法 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |