KR970018574A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR970018574A KR970018574A KR1019950031102A KR19950031102A KR970018574A KR 970018574 A KR970018574 A KR 970018574A KR 1019950031102 A KR1019950031102 A KR 1019950031102A KR 19950031102 A KR19950031102 A KR 19950031102A KR 970018574 A KR970018574 A KR 970018574A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- active region
- bit line
- patterning
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims abstract 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims 16
- 238000000059 patterning Methods 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 239000003990 capacitor Substances 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체장치의 제조방법에 관하여 개시되어 있다. 반도체 메모리 장치의 셀 형성에 있어서, 상기 셀의 스토리지 전극과 활성영역을 연결하는 접촉창 및 비트라인과 활성영역을 연결하는 접촉창을 동시에 형성하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
따라서, 본 발명에 따르면 비트라인 및 패드 도전층을 동일한 공정에서 형성하기 때문에 하나의 사진공정을 감소시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2E도는 종래 기술에 따른 메모리 셀 제조방법을 설명하기 위해 도시한 공정순서도.
Claims (4)
- 반도체 메모리 장치의 셀 형성에 있어서, 상기 셀의 스토리지 전극과 활성영역을 연결하는 접촉창 및 비트라인과 활성영역을 연결하는 접촉창을 동시에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 커패시터의 스토리지 전극은 패드 도전층을 통하여 상기 활성영역과 연결되는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판 상에 게이트 도전층을 형성하는 단계; 게이트 도전층이 형성된 상기 결과물 상에 절연층을 형성한 다음 패터닝하여 상기 게이트 도전층을 둘러싸고 상기 기판의 활성영역을 노출시키는 접촉창을 형성하는 단계; 상기 결과물 상에 도전층을 형성한 다음 패터닝하여 상기 기판의 활성영역과 접속하는 비트라인 및 패드도전층을 동시에 형성하는 단계; 비트라인 및 패드도전층이 형성된 상기 결과물 상에 층간절연층을 형성한 다음 패터닝하여 상기 패드도전층의 일부를 노출시키는 단계; 및 상기 결과물 상에 도전층을 형성한 다음, 패터닝하여 커패시터의 스토리지 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 접촉창은 게이트 도전층 측벽에 형성된 상기 절연층을 이용하여 자기정합적으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031102A KR970018574A (ko) | 1995-09-21 | 1995-09-21 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031102A KR970018574A (ko) | 1995-09-21 | 1995-09-21 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018574A true KR970018574A (ko) | 1997-04-30 |
Family
ID=66616196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031102A KR970018574A (ko) | 1995-09-21 | 1995-09-21 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018574A (ko) |
-
1995
- 1995-09-21 KR KR1019950031102A patent/KR970018574A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR900019227A (ko) | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 | |
| EP1684343A3 (en) | Method for manufacturing a semiconductor memory device | |
| KR960039389A (ko) | 캐패시터 및 반도체 메모리 장치의 제작 방법 | |
| TW373324B (en) | A method of fabricating DRAM cell capacitor | |
| KR960030331A (ko) | 다층배선의 형성방법 | |
| EP0398569A3 (en) | Dynamic random access memory device | |
| HK1005005A1 (en) | Semiconductor device with self-aligned contacts and the method of fabrication | |
| KR970018574A (ko) | 반도체장치의 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| US5773310A (en) | Method for fabricating a MOS transistor | |
| TW346672B (en) | Method for fabricating a semiconductor memory cell in a DRAM | |
| US6218697B1 (en) | Contact in semiconductor memory device | |
| KR950004415A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
| KR100278911B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100242468B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0156099B1 (ko) | 다이나믹 램 셀 및 그의 제조방법 | |
| KR960009113B1 (en) | Method for forming node electrode of capacitor | |
| KR960002791A (ko) | 반도체 메모리 소자의 구조 및 제조방법 | |
| KR930011254A (ko) | Dram 소자 제조 방법 및 그 구조 | |
| KR950027959A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR970054402A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |