KR970016982A - 오토리셋이 가능한 인터럽트 제어회로 - Google Patents

오토리셋이 가능한 인터럽트 제어회로 Download PDF

Info

Publication number
KR970016982A
KR970016982A KR1019950031534A KR19950031534A KR970016982A KR 970016982 A KR970016982 A KR 970016982A KR 1019950031534 A KR1019950031534 A KR 1019950031534A KR 19950031534 A KR19950031534 A KR 19950031534A KR 970016982 A KR970016982 A KR 970016982A
Authority
KR
South Korea
Prior art keywords
interrupt
terminals
flops
output terminals
control circuit
Prior art date
Application number
KR1019950031534A
Other languages
English (en)
Other versions
KR0177623B1 (ko
Inventor
이강륜
Original Assignee
석진철
대우중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 석진철, 대우중공업 주식회사 filed Critical 석진철
Priority to KR1019950031534A priority Critical patent/KR0177623B1/ko
Publication of KR970016982A publication Critical patent/KR970016982A/ko
Application granted granted Critical
Publication of KR0177623B1 publication Critical patent/KR0177623B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 자동 벡터 인터럽트(Auto Vector Interrupt)방식을 사용하는 모토롤러의 68000 계열의 프로세서 회로에서 인터럽트를 자동으로 처리하기 위한 오토리셋이 가능한 인터럽트 제어회로에 관한 것으로, 본 발명의 구성은 외부입력장치에서 입력되는 각 인터럽트 신호(INT1∼INT7)가 복수개의 플립플롭(P/P1∼P/P7)의 클럭단자(CLK)에 인가되도록 연결하고, 플립플롭(P/P1∼P/P7)의 각 출력단자(Q)를 엔코더(10)의 입력단자(0∼6)에 각각 연결하며, 이 엔코더(10)의 출력단자(A0∼A2)를 마이크로 프로세서(100)의 인터럽트단자(IPL0∼IPL2)에 접속하고, 마이크로 프로세서(100)의 출력단자(A0∼A3)를 디코더(20)의 입력단자(A∼C)에 연결하며, 디코더(20)의 각 출력단자(Y0∼Y6)를 상기 각 플립플롭(P/P1∼P/P7)의 크리어단자(CL)에 각각 연결하도록 구성된다. 이와 같이 구성된 본 발명은 인터럽트 발생시 프로세서가 인식하게 되면 자동으로 리셋되도록 함으로써 프로그램을 통하지 않아도 되기 때문에 인터럽트 프로그램이 간결해지고 신뢰성 있는 회로를 구성 할 수 있어 전체적인 시스템에 안정성을 줄 수 있도록 하는데 그 특징이 있다.

Description

오토리셋이 가능한 인터렙트 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명의 오토리셋이 가능한 인터럽트 제어회로도.

Claims (1)

  1. 모토롤러의 68000 계열의 프로세서 회로에서 인터럽트를 자동으로 처리하기 위한 인터럽트 제어회로에 있어서, 외부입력장치에서 입력되는 각 인터럽트 신호(INT1∼INT7)가 복수개의 플립플롭(P/P1∼P/P7)의 클럭단자(CLK)에 인가되도록 연결하고, 플립플롭(P/P1∼P/P7)의 각 출력단자(Q)를 엔코더(10)의 입력단자(0∼6)에 각각 연결하며, 이 엔코더(10)의 출력단자(A0∼A2)를 마이크로 프로세서(100)의 인터럽트단자(IPL0∼IPL2)에 접속하고, 마이크로 프로세서(100)의 출력단자(A0∼A3)를 디코더(20)의 입력단자(A∼C)에 연결하며, 디코더(20)의 각 출력단자(Y0∼Y6)를 상기 각 플립플롭(P/P1∼P/P7)의 크리어단자(CL)에 각각 연결함을 특징으로 하는 오토리셋이 가능한 인터럽트 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031534A 1995-09-23 1995-09-23 오토리셋이 가능한 인터럽트 제어회로 KR0177623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031534A KR0177623B1 (ko) 1995-09-23 1995-09-23 오토리셋이 가능한 인터럽트 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031534A KR0177623B1 (ko) 1995-09-23 1995-09-23 오토리셋이 가능한 인터럽트 제어회로

Publications (2)

Publication Number Publication Date
KR970016982A true KR970016982A (ko) 1997-04-28
KR0177623B1 KR0177623B1 (ko) 1999-05-15

Family

ID=19427673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031534A KR0177623B1 (ko) 1995-09-23 1995-09-23 오토리셋이 가능한 인터럽트 제어회로

Country Status (1)

Country Link
KR (1) KR0177623B1 (ko)

Also Published As

Publication number Publication date
KR0177623B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR890012385A (ko) 반도체 집적회로
DE3784082D1 (de) Adaptive befehlsverarbeitung durch feldrechner mit prozessoridentifikation und datenabhaengigen statusregistern in jedem prozessorelement.
KR970016982A (ko) 오토리셋이 가능한 인터럽트 제어회로
SU1621143A1 (ru) Триггер IK-типа
JPS6466721A (en) Resetting circuit
SU435565A1 (ru) Устройство для защиты памяти
KR930020843A (ko) 클럭신호 선택회로
KR930008577A (ko) 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로
KR920001358Y1 (ko) 마이크로 프로세서 시스템의 리세트용 롬 전환 장치
JPS63145538A (ja) デ−タ処理装置
RU98105466A (ru) Самокорректирующееся дискретное устройство
KR940003254A (ko) 단말 장치의 벨 감지 방법
RU98101962A (ru) Самокорректирующееся устройство
KR900013407A (ko) 마이크로프로세서의 인터럽트 확장회로
JPS63159938A (ja) デ−タ処理装置
JPS56108146A (en) Clocking device
JPH01190129A (ja) デコーダのチップセレクト回路
JPS5478936A (en) Check system of input and output terminal abnormal state in on-line information processing system
KR910018959A (ko) 텔리 미터링 시스템의 결합 장치에 있어서 데이타 처리회로
Redhead Development of a dual processor multiprocessor system
JPS57204950A (en) Interruption controlling system
KR890009120A (ko) 모뎀의 제어회로
KR970062911A (ko) 원칩 마이크로프로세서의 입출력 및 메모리의 인터페이스용 디코더
KR920008600A (ko) 듀얼포트램을 구비한 마이크로 프로세서 통신장치
JPS57211634A (en) Switch circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee