KR0177623B1

KR0177623B1 - 오토리셋이 가능한 인터럽트 제어회로

Info

Publication number: KR0177623B1
Application number: KR1019950031534A
Authority: KR
Inventors: 이강륜
Original assignee: 석진철; 대우중공업주식회사
Priority date: 1995-09-23
Filing date: 1995-09-23
Publication date: 1999-05-15
Also published as: KR970016982A

Abstract

본 발명은 자동 벡터 인터럽트(Auto Vector Interrupt)방식을 사용하는 모토롤러의 68000 계열의 프로세서회로에서 인터럽트를 자동으로 처리하기 위한 오토리셋이 가능한 인터럽트 제어회로에 관한 것으로, 본 발명의 구성은 외부입력장치에서 입력되는 각 인터럽트 신호(INT1~INT7)가 복수개의 플립플롭(P/P1~P/P7)의 클럭단자(CLK)에 인가되도록 연결하고, 플림플롭(P/P1~P/P7)의 각 출력단자(Q)를 엔코더(10)의 입력단자(0~6)에 각각 연결하며, 이 엔코더(10)의 출력단자(A0~A2)를 마이크로 프로세서(100)의 인터럽트단자(IPL0~IPL2)에 접속하고, 마이크로 프로세서(100)의 출력단자(A0~A3)를 디코더(20)의 입력단자(A~C)에 연결하며, 디코더(20)의 각 출력단자(Y0~Y6)를 상기 각 플립플롭(P/P1~P/P7)의 크리어단자(CL)에 각각 연결하도록 구성된다. 이와 같이 구성된 본 발명은 인터럽트 발생시 프로세서가 인식하게 되면 자동으로 리셋되도록 함으로써 프로그램을 통하지 않아도 되기 때문에 인터럽트 프로그램이 간결해지고 신뢰성있는 회로를 구성할 수 있어 전체적인 시스템에 안정성을 줄 수 있도록 하는데 그 특징이 있다.

Description

오토리셋이 가능한 인터럽트 제어회로

도면은 본 발명의 오토리셋이 가능한 인터럽트 제어회로도.

* 도면의 주요부분에 대한 부호의 설명

100 : 마이크로 프로세서 10 : 엔코더

P/P1~P/P7 : 플립플롭 20 : 디코더

본 발명은 마이크로 프로세서에 사용 가능한 인터럽트 제어회로에 관한 것으로, 보다 상세하게는 자동 벡터 인터럽트(Auto Vector Interrupt) 방식을 사용하는 모토롤러의 68000 계열의 프로세서 회로에서 인터럽트를 자동으로 처리하기 위한 오토리셋이 가능한 인터럽트 제어회로에 관한 것이다.

종래의 68000 계열의 프로세서 사용할 때에는 반드시 인터럽트 처리회로를 설계자가 직접 설계하여 사용하도록 되어 있다.

그러나 이러한 회로에는 인터럽트가 발생할 경우 인터럽트 발생을 자동으로 해제하는 기능이 없기 때문에 컴퓨터 프로그램을 이용하여 해제하였다.

이와 같이 이루어지는 종래의 프로그램을 이용한 인터럽트 처리 방법은 PC의 프로그램 상에 인터럽트 처리기능에 따른 판단 및 분기 등의 프로그램 생성이 증가 될 뿐만 아니라 프로그램 상에 각 버스이 관리 또한 필요하게 되므로 마이크로 프로세서의 자체의 부하가 커지게 되고 이에 따른 시간할당으로 인한 작동시간 지연이 불가피하게 된다.

본 발명은 인터럽트 발생시 자동으로 리셋되지 않아 프로그램을 이용해야 하고, 프로그램을 이용할 경우에는 마이크로 프로세서의 성능이 저하되는 문제점을 해결하기 위하여 안출된 것으로, 인터럽트 발생시 프로세서가 인식하게 되면 자동으로 리셋되도록 함으로써 인터럽트 프로그램의 간략화 및 인터럽트 처리 회로의 오동작을 미연에 방지할 수 있도록 하는데 그 목적이 있다.

본 발명의 배경을 좀더 상세히 설명하면 다음과 같다.

일반적인, 모토롤라 68000계열의 마이크로 프로세서는 인터럽트 신호를 IPL0, IPL1, IPL2 단자로 입력하여 인지하고, 또한 마이크로 프로세서 내에서 인터럽트 신호를 인지하였다는 사실을 Addressl(A1), Address2(A2), Address3(A3) 단자를 통해 외부 장치에 통보토록한 프로그램이 내장되어 있다.

즉, 마이크로 프로세서 내부에서 Address1(A1) 신호는 IPL0로 반전 출력하고, Address2(A2) 신호는 IPL1로 반전 출력하며, Address3(A3) 신호는 IPL2로 반전 출력하게 되는 것이다.

따라서 종래에는 IPL0, IPL1, IPL2를 통해 인터럽트 신호가 마이크로 프로세서 내부로 입력되면, 이를 어드레스 단자인 A1, A2, A3을 통해 인터럽트 인지완료 신호를 출력하게 되는바, 상기 어드레스 단자 A1, A2, A3의 신호가 인지되면 별개의 소프트웨어를 이용하여 외부장치의 인터럽트 해제를 유도하였다.

그러나, 본 발명은 상기 어드레스 단자인 A1, A2, A3의 출력을 디코더에 연결하고, 상기 디코더의 출력을 플립플롭의 클리어 단자에 연결하여 인터럽트 신호를 해체할 수 있도록 한 것이다.

즉, 본 발명은 플립플롭과 인코더와 마이크로프로세서 및 디코더를 이용하고 여기에 어드레서 신호를 이용하여 인터럽트 신호의 인지 및 해제를 이용하게 할 수 있도록 한 것이다.

한편, 마이크로 프로세서 내부 구성 및 작동관계는 제품 계발 단계에서 이미 결정되며, 본 발명은 이러한 마이크로 프로세서의 입출력 단자를 통한 신호의 흐름을 입력받아 인터럽트를 효과적으로 제어하기 위한 회로임을 밝혀둔다.

따라서 인터럽트 인지 및 확인신호 출력에 관계되는 마이크로 프로세서의 내부 동작은 이미 공지의 기술로 인정하여 더 이상의 구체적인 설명은 생략하기로 한다.

본 발명의 목적을 달성하기 위한 수단으로, 외부 입력 장치로부터 복수개의 인터럽트 신호(INT1~INT7)를 클럭단자(CLK)를 통해 입력받는 플립플롭(P/P1~P/P7)과;

상기 플립플롭(INT1~INT7)으로부터 인터럽트 신호를 입력받아 코드화하는 엔코더(10)와;

상기 엔코더(10)의 출력단자(Q)와 접속되어 인터럽트 단자(IPL0~IPL2)를 통해 인터럽트 신호를 입력받아 인지하고, 어드레스 단자(A1~A3)를 통해 인터럽트 인지 신호를 출력하는 마이크로프로세서(100)와;

상기 마이크로 프로세서(100)의 어드레스 단자(A1~A3)에 연결되어 인터럽트 해제신호를 해독하여 플림플롭(P/P1~P/P7)을 클리어시켜 인터럽트를 해제하는 디코더(20)를 포함하는 구성함이 특징이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도면은 본 발명의 오토리셋이 가능한 인터럽트 제어회로도로써, 외부입력장치에서 입력되는 각 인터럽트 신호(INT1~INT7)가 복수개 플립플롭(P/P1~P/P7)의 클럭단자(CLK)에 인가되도록 연결하고, 플립플롭(P/P1~P/P7)의 각 출력단자(Q)를 엔코더(10)의 입력단자(0~6)에 각각 연결하며, 이 엔코더(10)의 출력단자(A0~A2)를 마이크로 프로세서(100)의 인터럽트 단자(IPL0~IPL2)에 접속하고, 마이크로 프로세서(100)의 출력단자(A0~A3)를 디코더(20)의 입력단자(A-C)에 연결하고, 디코더(20)의 각 출력단자(Y0~Y6)를 상기 각 플립플롭(P/P1~P/P7)의 클리어 단자(CL)에 각각 연결하도록 구성한다.

이와 같이 구성된 본 발명의 작용을 설명하면 다음과 같다.

먼저, 플립플롭(P/P1)이 클럽(CLK) 단자로 인터럽트 신호(INT1)가 입력되면 이 플립플롭(P/P1)의 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(0)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 1, 1, 0을 출력하게 된다. 이 출력신호는 마이크로 프로세서(100)의 각 인터럽트 단자(IPL0, IPL1, IPL2)에 입력되고 마이크로 프로세서(100)는 인터럽트 신호로 인식하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 0, 0, 1이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y0)는 0으로 되어 플립플롭(P/P1)의 클리어 단자(CL)에 인가되고 이 플립플롭(P/P1)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P2)이 클럭(CLK)단자로 입터럽트 신호(INT2)가 입력되면 이 플립플롭(P/P2)이 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다. 이 0 상태의 신호가 엔코더(10)의 입력단자(1)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 1, 0, 1을 출력하게 된다. 이 출력신호는 마이크로 프로세서(100)의 각 인터럽트 단자(IPL0, IPL1, IPL2)에 입력되고 마이크로 프로세서(100)는 인터럽트 신호로 인식하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 0, 1, 0이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y1)는 0을 되어 플립플롭(P/P2)의 클리어단자(CL)에 인가되고 이 플립플롭(P/P2)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P3)이 클럭(CLK)단자로 인터럽트 신호(INT3)가 입력되면 이 플립플롭(P/P3)이 출력단자(Q)를 통한 출력은 1상태에서 0상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(2)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 1, 0, 0을 출력하게 된다. 이 출력신호는 마이크로 프로세서(100)의 각 인터럽트 단자(IPL0, IPL1, IPL2)에 입력되고 마이크로 프로세서(100)는 인터럽트 신호로 인식하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 0, 1, 1이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y2)는 0으로 되어 플립플롭(P/P3)의 클리어단자(CL)에 인가되고 이 플립플롭(P.P3)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P4)의 클럽(CLK)단자로 인터럽트 신호(INT4)가 입력되면 이 플립플롭(P/P4)의 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(3)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 0, 1, 1을 출력하게 된다.

이 출력신호는 마이크로 프로세서(100)의 각 인터럽트 단자(IPL0, IPL1, IPL2)에 입력되고 마이크로 프로세서(100)는 인터럽트 신호로 인식하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력간자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 1, 0, 0이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y3)는 0으로 되어 플립플롭(P/P4)의 클리어단자(CL0에 인가되고 이 플립플롭(P/P4)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P5)의 클럽(CLK)단자로 인터럽트 신호(INT5)가 입력되면 이 플립플롭(P/P5)의 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(4)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 0, 1, 0을 출력하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 1, 0, 1이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y4)는 0으로 되어 플립플롭(P/P5)의 클리어단자(CL)에 인가되고 이 플립플롭(P/P5)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P6)의 클럭(CLK)단자로 인터럽트 신호(INT6)가 입력되면 이 플립플롭(P/P6)의 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(5)에 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 0, 0, 1을 출력하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 1, 1, 0이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y5)는 0으로 되어 플립플롭(P/P6)의 클리어단자(CL)에 인가되고 이 플립플롭(P/P6)을 리셋시켜 인터럽트를 해제한다.

다음, 플립플롭(P/P7)의 클럭(CLK)단자로 인터럽트 신호(INT7)가 입력되면 이 플립플롭(P/P7)의 출력단자(Q)를 통한 출력은 1 상태에서 0 상태로 변하게 된다.

이 0 상태의 신호가 엔코더(10)의 입력단자(6)이 인가되면 엔코더(10)의 각 출력단자(A0, A1, A2)를 통해 각각 0, 0, 0을 출력하게 된다.

이와 같이 마이크로 프로세서(100)에서 인터럽트가 인식되면 마이크로 프로세서(100)의 각 출력단자(A1, A2, A3)를 통해 상기 엔코더(10)의 출력신호와 반전된 신호인 1, 1, 1이 출력되어 디코더(20)의 입력단자(A, B, C)에 각각 입력된다.

입력된 신호는 디코더(20)의 작용에 의해 출력단자(Y6)는 0으로 되어 플립플롭(P/P7)의 클리어단자(CL)에 인가되고 이 플립플롭(P/P7)을 리셋시켜 인터럽트를 해제한다.

상술한 바와 같이 본 발명은 인터럽트 발생시 프로세서가 인식하게 되면 자동으로 리셋되도록 하므로써 프로그램을 통하지 않아도 되기 때문에 인터럽트 프로그램이 간결해지고 인터럽트 처리시간을 단축시킬 수 있으며 신뢰성 있는 회로를 구성할 수 있어 전체적인 시스템에 안정성을 줄 수 있는 유용한 효과가 있다.

Claims

외부 입력 장치로부터 복수개의 인터럽트 신호(INT1~INT7)를 클럭단자(CLK)를 통해 입력받는 플립플롭(P/P1~P/P7)과; 상기 플립플롭(P/P1~P/P7)의 출력단자(Q)로부터 인터럽트 신호를 입력받아 코드화하는 엔코더(10)와; 상기 엔코더(10)의 출력단자(A0~A2)와 접속되어 인터럽트 단자(IPL0~IPL2)를 통해 인터럽트 신호를 입력받아 인지하고, 어드레스 단자(A1~A3)를 통해 인터럽트 인지 신호를 출력하는 마이크로 프로세서(100)와; 상기 마이크로 프로세서(100)의 어드레스 단자(A1~A3)에 연결되어 인터럽트 해제신호를 해독하여 플립플롭(P/P1~P/P7)의 클럭단자(CL)를 클리어시켜 인터럽트를 해제하는 디코더(20)를 포함하여 이루어지는 것을 특징으로 하는 오토리셋이 가능한 인터럽트 제어회로.