KR970012123A - 개선된 인크리먼트 회로 - Google Patents

개선된 인크리먼트 회로 Download PDF

Info

Publication number
KR970012123A
KR970012123A KR1019950028123A KR19950028123A KR970012123A KR 970012123 A KR970012123 A KR 970012123A KR 1019950028123 A KR1019950028123 A KR 1019950028123A KR 19950028123 A KR19950028123 A KR 19950028123A KR 970012123 A KR970012123 A KR 970012123A
Authority
KR
South Korea
Prior art keywords
bit
bit value
binary number
value
input
Prior art date
Application number
KR1019950028123A
Other languages
English (en)
Other versions
KR0154933B1 (ko
Inventor
김영준
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950028123A priority Critical patent/KR0154933B1/ko
Publication of KR970012123A publication Critical patent/KR970012123A/ko
Application granted granted Critical
Publication of KR0154933B1 publication Critical patent/KR0154933B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 개선된 인크리먼트 회로에 관한 것으로, N비트 이진수 A의 첫번째 비트값이 제1인버터, 복수개의 NAND게이트 및 제2인버터로 각각 입력되고, N비트 이진수 A의 두번째 비트값이 제1XNOR게이트의 일측입력단으로 입력되는 동시에 복수개의 NAND게이트로 각각 입력되며, 이와 마찬가지로 N-1번째 비트값이 복수개의 XNOR게이트의 N-2번째 NNOR게이트의 일측입력단으로 입력된다.
그 다음, N비트 이진수 A의 첫번째 비트값이 제2인버터를 통해 반전되어 인크리먼트된 N비트 이진수 S의 첫번째 비트값(S0)으로 출력되고, N비트 이진수 A의 첫번째 비트값(A0)의 반전된 비트값과 N비트 이진수 A의 두번째 비트값(A1)이 제1XNOR게시트를 통해 배타적 부정논리합된 다음 인크리먼트된 N비트 이진수 S의 두번째 비트값(S1)으로 출력된다.
동시에, N비트 이진수 A의 N-2번째 비트값과 N비트 이진수 A의 두번째 비트값부터 N-3번째 비트값까지 부정논리곱된 비트값이 복수개의 XNOR게이트의 N-3번째 XNOR게이트를 통해 배타적 부정논리합되어 인크리먼트된 N비트 이진수 S의 N-1번째 비트값SN-2로 출력되고, 마찬가지로 N비트 이진수 A의 N-1번째 비트값과 N비트 이진의 A의 두번째 비트값부터 N-2번째 비트값까지 부정논리곱된 비트값이 복수개의 XNOR게이트의 N-2번째 XNOR게이트를 통해 배타적 부정논리합되어 인크리먼트된 N비트 이진수 S의 N번째 비트값 SN-1로 출력되므로써, N비트의 인크리먼트 수행을 두 단계로 수행할 수 있으므로, N비트의 인크리먼트 수행을 고속으로 처리할 수 있도록 한 것이다.
※ 선택도 : 제1도

Description

개선된 인크리먼트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 개선된 인크리먼트 회로의 블록구성도,
제2도는 가산기를 이용하여 입력되는 비트값을 인크리먼트 수행하는 것을 도시한 도면.

Claims (1)

  1. N비트의 이진수를 인크리먼트하는 회로에 있어서, 상기 N비트 이진수의 최하위 비트값을 입력하여 반전한 다음 출력하는 제1반전수단(220); 상기 N비트 이진수의 최하위 비트값을 입력하여 반전한 다음 제1배타적 부정논리합수단(240)으로 출력하는 제2반전수단(120); 상기 N비트 이진수의 최하위 비트값을 일측입력단으로 각각 입력하고, 상기 최하위 비트값 다음의 비트값을 순차적으로 최상위 비트값까지 하나씩 증가되는 비트값을 타측입력단으로 각각 입력한 다음 각각 부정논리곱하는 복수개의 부정논리곱수단(1401내지 140N-2); 상기 제2반전수단(120)으로부터 출력되는 비트값을 일측입력단으로 입력하고 상기 N비트 이진수의 두번째 비트값을 타측입력단으로 입력하여 배타적 부정논리합하는 상기 제1배타적 부정논리합수단(240); 상기 N비트 이진수의 세번째 비트값부터 상기 최상위 비트값까지의 각 자리수의 비트값을 일측입력단으로 입력하고 이에 대응하는 상기 복수개의 부정논리곱수단(1401내지 140N-2)으로부터 출력되는 비트값을 타측입력단으로 각각 입력하여 배타적 부정논리합하는 복수개의 배타적 부정논리합수단(2601내지 260N-2)을 이루어진 것을 특징으로 하는 개선된 인크리먼트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028123A 1995-08-31 1995-08-31 개선된 인크리먼트 회로 KR0154933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950028123A KR0154933B1 (ko) 1995-08-31 1995-08-31 개선된 인크리먼트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028123A KR0154933B1 (ko) 1995-08-31 1995-08-31 개선된 인크리먼트 회로

Publications (2)

Publication Number Publication Date
KR970012123A true KR970012123A (ko) 1997-03-29
KR0154933B1 KR0154933B1 (ko) 1998-11-16

Family

ID=19425543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028123A KR0154933B1 (ko) 1995-08-31 1995-08-31 개선된 인크리먼트 회로

Country Status (1)

Country Link
KR (1) KR0154933B1 (ko)

Also Published As

Publication number Publication date
KR0154933B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
ES2097742T3 (es) Generador de serie de claves.
KR960042416A (ko) 최대값 선택회로
US4899305A (en) Manchester carry adder circuit
KR970016931A (ko) 고속 이상 또는 등가 비교 회로
KR940007926B1 (ko) 가산기
KR100221517B1 (ko) 고속 다이나믹 바이너리 인크리멘터
KR970012123A (ko) 개선된 인크리먼트 회로
US6199090B1 (en) Double incrementing, low overhead, adder
GB2184579A (en) A multi-stage parallel binary adder
KR100218279B1 (ko) 비교기
US6044063A (en) Unsigned integer comparator
US5018094A (en) Dual incrementer
KR970012122A (ko) 개선된 2의 보수회로
US4041296A (en) High-speed digital multiply-by-device
US20060267739A1 (en) Device for comparing two words of n bits each
KR100203742B1 (ko) 멀티플렉스를 이용한 가산기
KR200232068Y1 (ko) 고속 동작을 위한 2의 보수 변환 장치
KR980006901A (ko) 2비트 전가산기
KR950009683B1 (ko) 임시합검색 가산기
US7349937B2 (en) Fast incrementer using zero detection and increment method thereof
RU1795455C (ru) Устройство дл подсчета количества единиц в двоичном числе
KR950009684B1 (ko) 전가산기
KR950006351B1 (ko) 바이너리 증가회로
KR100206119B1 (ko) 가산기
RU2095850C1 (ru) Вычислитель рангов

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950831

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950831

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980526

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980711

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20010629

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20030610