KR970011747B1 - 본딩와이어의 본딩위치 감사장치 - Google Patents

본딩와이어의 본딩위치 감사장치 Download PDF

Info

Publication number
KR970011747B1
KR970011747B1 KR1019930030368A KR930030368A KR970011747B1 KR 970011747 B1 KR970011747 B1 KR 970011747B1 KR 1019930030368 A KR1019930030368 A KR 1019930030368A KR 930030368 A KR930030368 A KR 930030368A KR 970011747 B1 KR970011747 B1 KR 970011747B1
Authority
KR
South Korea
Prior art keywords
image
brightness
pixel
bonding
processing
Prior art date
Application number
KR1019930030368A
Other languages
English (en)
Other versions
KR940016643A (ko
Inventor
우이치 미야하라
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR940016643A publication Critical patent/KR940016643A/ko
Application granted granted Critical
Publication of KR970011747B1 publication Critical patent/KR970011747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30152—Solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)
  • Image Input (AREA)

Abstract

없음.

Description

본딩와이어 본딩위치 감사장치
제1도는 본 발명의 1실시예에 따른 본딩와이어의 본딩위치 검사장치의 구성을 나타낸 블록도,
제2도는 본 발명에 이용되는 배광조명화상을 얻는 방법을 나타낸 개념도,
제3도는 본 발명에 따른 콘트롤러의 동작(화상처리방법)을 나타낸 플로우차트,
제4도는 본 발명에 따른 콘트롤러의 동작(화상처리방법)을 나타낸 플로우차트,
제5도는 제3도 및 제4도의 처리A(확대필터링처리)를 나타낸 플로우차트,
제6도는 제3도 및 제4도의 처리B(축소필터링처리)를 나타낸 플로우차트,
제7도는 화상처리장치의 화상메모리(A~C)내의 각 화상을 나타낸 도면,
제8도는 논리필터링처리의 구조를 나타낸 도면,
제9도는 화면과 그 화면을 주사하는 3×3화소의 관계를 나타낸 도면,
제10도는 확대, 축소필터링처리를 구체적으로 나타낸 도면,
제11도는 피사체의 촬상방법의 하나를 나타낸 개념도,
제12도는 제11도 및 제13도에 의해 촬상되는 화상을 나타낸 개념도이다.
제13도는 피사체의 촬상방법의 하나를 나타낸 개념도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 피사체11 : 촬상장치
12 : 낙사조명장치13 : 배광조명장치
14 : 화상처리장치14a : 메모리부
14b : 처리부 15 : 콘트롤러
16 : 낙사조명용 전원17 : 배광조명용 전원
[산업상의 이용분야]
본 발명은 내부리드상에 본딩된 본딩와이어의 본딩위치를 검사하는 장치에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 반도체분야에 있어서 와이어본딩을 수행한 후의 와이어의 검사는 현미경등을 사용하는 인간의 시각검사가 주로 이용되고 있다. 특히, 내부리드상의 본딩와이어의 본딩위치의 인식은 인간의 직감(감각)에 맡겨지고 있는 것이 현재의 상황이다.
최근, 와이어검사의 자동화에 관한 기술이 진보하여 오고 있고, 그 일례로서 제11도 및 제12도에 나타낸 바와 같은 화상처리를 이용하는 방법이 개발되어 있다.
제11도의 방법은 본딩와이어와 같은 둥근 형상의 물체만을 찍어내도록(백(白)의 화상을 얻은) 구성하는 방법이다. 즉, 촬상장치(1)는 피사체(2)의 수직방향으로 배치되고, 조명장치(3)는 피사체(2)의 수평방향으로 배치된다. 그리고, 조명장치(3)로부터 피사체(2)에 광을 발하면, 해당 광은 피사체(2)의 둥근형상의 물체(2a)만에 대해 반사해서 촬상장치(1) 방향으로 나아가기 때문에 상기 물체(2a)를 인식할 수 있다는 구조이다. 따라서, 피사체를 내부리드와 그 위에 본딩된 본딩와이어로 하면, 촬상장치(1)는 제12도(a)에 나타낸 바와같은 화상을 찍어내는 것으로 된다.
제13도의 방법은 내부리드와 같은 판상의 물체만을 찍어내도록(백의 화상을 얻음) 구성하는 방법이다. 즉, 촬상장치(1)는 조명장치(3)는 모두 피사체(2)의 수직방향으로 배치된다. 그리고, 조명장치(3)로부터 피사체(2)에 광을 발하면, 해당 광은 피사체(2)의 판상의 물체(2b)에 대해 반사해서 촬상장치(1) 방향으로 나아가기 때문에, 상기 물체(2b)를 인식할 수 있는 구조이다. 따라서, 피사체를 내부리드와 그 위에 본딩된 본딩와이어로 하면, 촬상장치(1)는 제12도(b)에 나타낸 바와같은 화상을 찍어내는 것으로 된다.
그러나, 제11도의 방법에서는 제12도(a)와 같이 본딩와이어(4)는 백으로 복사되지만, 내부리드(5)상의 와이어찌그러짐부(6)는 복잡한 형상을 갖추고 있기 때문에 광을 받아들이는 방향, 광의 강도변화등의 상황의 변화에 의해 화상이 불안정하게 되는 결점이 있다. 이와같이 와이어찌그러짐부(6)는 확실하게 백으로 복사되지 않기 때문에 그대로의 상태에서 검사를 수행하면, 검사결과의 신뢰성이 저하될 염려가 있다.
또한, 제13도의 방법에서는 제12도(b)와 같이 내부리드(5)는 백으로 복사되지만, 그 외의 부분(본딩와이어(4)를 포함)은 흑(黑)으로 복사되는 것으로 된다. 즉, 이 방법에서는 와이어찌그러짐부(6)를 인식할 수 있지만, 본딩와이어(4)와 배경(7)의 구별이 어렵다는 결점이 있다. 이때문에 와이어찌그러짐부(6)만을 추출하고자 하면, 처리가 복잡하면서 곤란하게 되는 결과 해당처리시간의 증가에 의해 검사비용이 증대하는 염려가 있다.
이와같이 종래 화상처리에 의해 내부리드상의 본딩와이어의 본딩위치를 인식하는 방법에는 검사결과의 신뢰성의 저하나 처리시간의 증가에 의한 검사비용의 증대등의 결점이 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 본딩와이어의 본딩위치를 간단하면서 용이하게 인식하는 방법을 제공하여 검사결과의 신뢰성의 향상, 처리시간의 감소에 의한 검사비용을 절감할 수 있도록 된 본딩와이어의 본딩위치검사장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 피사체 위쪽에 배치되면서 상기 피사체를 촬상하는 촬상수단과, 상기 피사체의 위쪽에 배치되면서 상기 피사체에 광을 조사하는 제1조명수단, 상기 피사체의 아래쪽에 배치되면서 상기 피사체에 광을 조사하는 제2조명수단, 상기 촬상수단에 의해 촬상된 화상을 기억하는 메모리부 및 상기 화상을 논리처리하는 처리부를 갖춘 화상처리수단, 상기 제1조명수단의 점등 및 소멸을 위한 전원을 공급하는 제1전원수단, 상기 제2조명수단의 점등 및 소멸을 위한 전원을 공급하는 제2전원수단 및, 상기 화상처리수단과 상기 제1전원수단 및 상기 제2전원수단의 동작을 각각 제어하는 제어수단을 구비하여 구성된 것을 특징으로 한다.
상기 피사체는 피본딩부재상에 본딩와이어가 본딩되어 있는 물체로 이루어진다. 또, 상기 제어수단은 논리처리의 횟수(X)를 미리 설정하여 두기 위한 데이터 입력수단과, 상기 제1전원을 투입하여 상기 촬상장치(11)에 의해 상기 피사체를 촬상하는 것에 의해 피본딩부재가 제1명도를 갖추면서 그외의 부분이 제2명도를 갖춘 제1화상을 얻는 수단, 상기 제2전원을 투입하여 상기 촬상장치(11)에 의해 상기 피사체를 촬상하는 것에 의해 피본딩부재 및 본딩와이어가 상기 제2명도를 갖추면서 그 외의 부분이 제1명도를 갖춘 제2화상을 얻는 수단, 상기 제2화상에 대해 3×3의 화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제1명도의 것을 포함하면 상기 제1명도로 하는 논리처리를 X회 만큼 수행하여 피본딩 부재만이 제2명도를 갖춘 제3화상을 얻는 수단, 상기 제3화상에 대해 3×3의 화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제2명도의 것을 포함하면 상기 제2명도로 하는 논리처리를 X회 만큼 수행하여 제4화상을 얻는 수단, 상기 제1화상 및 상기 제4화상에 대해 논리합 부정처리 또는 논리적 부정처리를 수행하여 상기 피본딩부재상의 본딩와이어만이 제1명도를 갖춘 제5화상을 얻는 수단, 상기 제5화상에 대해 3×3화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제2명도의 것을 포함하면 상기 제2명도로 하는 논리처리를 X회만큼 수행하여 본딩와이어의 와이어찌그러짐부분만이 제1명도를 갖춘 제6화상을 얻는 수단 및, 기 제6화상에 대해 3×3화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제1명도의 것을 포함하면 상기 제1명도로 하는 논리처리를 X회만큼 수행하여 제7화상을 얻는 수단을 구비하여 구성되어 있다.
상기 데이터 입력수단에 의해 미리 설정되는 논리처리의 횟수(X)는 상기 논리처리를 X만큼 수행함으로써 적어도 피본딩부재상 이외에 존재하는 본딩와이어의 화상이 제2명도로부터 제1명도로 변환하여 사기 제3화상이 얻어지는 정도로 설정되고, 또 적어도 와이어찌그러짐부분을 제외한 본딩와이어의 화상이 제1명도로부터 제2명도로 변화하여 상기 제6화상이 얻어지는 정도로 설정되어 있다.
상기 화상처리수단은 명과 암의 2치만을 갖춘 2치화상처리장치이고, 상기 제1명도는 밝고, 제2명도는 어두우며, 상기 제1화상 및 상기 제4화상은 논리합부정처리에 의해 제5화상으로 변환된다.
상기 화상처리수단은 명과 암의 2치만을 갖춘 2치화상처리장치이고, 상기 제1명도는 밝고, 제2명도는 어두우며, 상기 제1화상 및 상기 제4화상은 논리적부정처리에 의해 제5화상으로 변환된다.
(작용)
상기와같이 구성된 본 발명은, 피본딩 부재상에 본딩와이어가 본딩되어 있는 시료에 대해 그 본딩위치를 검사하는 경우에 있어서, 다른 2개의 촬상방법을 이용해서 해당 시료를 촬상하고, 이에 의해 얻어지는 화상을 소정의 화성처리수단에 의해 처리하는 것에 의해 내부리드상의 본딩와이어의 본딩위치, 즉 와이어찌그러짐부분을 인식하고 있다.
이에 의해 선명한 화상에 의한 확실한 계측이 수행되어 검사 정밀도의 향상에 공헌할 수 있음과 더불어 화상처리 시간의 단축화가 도모된다.
(실시예)
이하, 예시도면을 참조해서 본 고안에 따른 1실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 본딩와이어의 본딩위치 검사장치를 나타낸 것으로, 도면중 참조부호 10은 검사위치에 위치한 본딩 후의 IC(피사체)이다. 이 IC(10)의 수직상방으로는 촬상장치(11)가 배치되어 있고, 또 IC(10)의 수직상방으로는 낙사(落射)조명장치(12)가 배치되어 있다. 촬상장치(11) 및 낙사조명장치(12)에 의해 종래기술의 란에 나타낸 제12도(b)의 화상이 얻어지는 것으로 된다.
상기 IC(10)의 수직하방에는 배광조명장치(13)가 배치되어 있다. 그리고, 배광조명장치(13)는 상기 IC(10)의 아래쪽으로부터 위쪽으로 향해서 광을 조사하는 것으로 된다. 따라서, 예컨대 제2도에 나타낸 바와같이 피사체인 IC(10)가 광의 통로를 차단하기 때문에 상기 IC 부분이 실루엣(흑색)으로 된 화상이 얻어지는 것으로 된다.
촬상장치(11)는 화상처리장치(14)에 접속되어 있고, 화상처리장치(14)는 메모리부(14a; 화상메모리)를 갖추고 있으며, 상기 메모리 내부에 낙사조명장치(12)로부터의 광으로 촬영된 IC(10)의 화상(낙사조명화상)이 화상신호 및 배광조명장치(13)로부터의 광으로 촬영된 IC(10)의 화상(배광조명화상)의 화상신호가 각각 기억된다. 또한, 화상처리장치(14)는 이에 접속된 콘트롤러(15)로부터의 지시에 의해 후술하는 바와같은 화상처리를 수행할 수 있는 처리부(14b)를 갖추고 있고, 내부리드상의 본딩와이어의 본딩위치를 검사한다.
또, 낙사조명장치(12)는 낙사조명용 전원(16)에 접속되고, 배광조명장치(13)는 배광조명용 전원(17)에 접속되어 있다. 그리고, 낙사조명용 전원(16) 및 배광조명용 전원(17)은 모두 콘트롤러(15)에 접속되어 있고, 상기 콘트롤러(15)로부터의 지시에 의해 자동으로 온,오프된다. 이에 수반하여 낙사조명장치(12) 및 배광조명장치(13)는 점등, 소등된다.
다음에, 촬상장치(11)에 의해 촬상된 화상을 사용하여 내부리드상의 본딩와이어의 본딩위치를 인식하는 방법(화상처리의 수순)에 대해 제3도 내지 제7도를 참조하여 상세히 설명한다. 또한, 제3도 내지 제6도는 본 발명에 따른 검사장치의 동작을 나타낸 플로우차트이고, 제7도는 화상처리장치(14)내의 화상메모리(A~C)에 취입되어 있는 화상을 나타낸 것이다.
먼저, 후술하는 논리필터링처리를 수행하는 횟수(X; 최적치가 미리 결정되어 있음. 예컨대 X=5)를 입력한다(단계 ST1).
다음에, 낙사조명용 전원(14)을 온상태로 하고, IC(피사체)의 위쪽으로부터 아래쪽을 향해 광을 조사한다. 동시에, 촬상장치(11)에 의해 IC를 촬상하고, 이 화상(낙사조명화상)을 화상처리장치(14)내의 화상메모리(A)에 취입한다. 또한, 화상메모리(A)에 취입된 화상은 제7도(a)에 나타낸 바와 같이 평탄한 내부리드만이 흰색으로 되어 있는 상으로 된다. 이후, 낙사조명용 전원(14)을 오프상태로 한다(단계 ST2~3).
다음에, 배광조명용 전원(15)을 온상태로 하고, IC(피사체)의 아래쪽으로 부터 위쪽을 향해 광을 조사한다. 동시에, 촬상장치(11)에 의해 IC를 촬상하고, 이 화상(배광조명화상)을 화상처리장치(14)내의 화상메모리(B)에 취입한다. 또한, 화상메모리(B)에 취입된 화상은 제7도(b)에 나타낸 바와 같이 물체가 존재하는 부분이 그림자로 되어 있는 상, 즉 내부리드와 본딩와이어가 흑이고, 그외의 부분이 백으로 되어 있는 상으로 된다. 이후, 배광조명용 전원(14)을 오프상태로 한다(단계 ST4~5).
다음에, 화상메모리(B)로부터 배광조명화상을 취출하고, 논리필터링처리를 수행한다(단계 ST6~7). 또한, 본 발명에서는 상기 논리필터링처리로서 축소필터처리와, 확대필터링처리를 이용하고 있다. 여기서, 이들의 원리에 대해 설명한다.
논리필터링처리란, 제8도(a)에 나타낸 바와 같이 3×3 화소의 중심화소(5-1)의 명도(본 실시예에서는 2치화상을 전제로 하고 있기 때문에, 명도는 명(백)과 암(흑)의 2종류만으로 된다)를 그 주위의 화소(합계 8화소)이 명도상태에 따라 결정하는 처리를 말한다.
그리고, 축소필터링처리란, 제8도(b)에 나타낸 바와 같이 중심화소(5-1) 주위의 8화소중 하나라도 흑화소가 존재하는 경우에는 그 중심화소(5-1)를 흑으로 하는 처리, 바꾸어 말하면 8화소 모두가 백일 때만 중심 화소(5-1)가 백으로 되는 처리를 말한다.
또, 확대필터링처리란, 제8도(c)에 나탄내 바와 같이 중심화소(5-1) 주위의 8화소중 하나라도 백화소가 존재하는 경우에는 그 중심화소(5-1)를 백으로하는 처리, 바꾸어 말하면 8화소 모두 흑일 때만 중심화소(5-1)가 흑으로 되는 처리를 말한다.
본 실시예에서는, 제9도에 나타낸 바와 같이 먼저 화상메모리(B)로부터 배광(背光)조명화상을 취출하고, 확대필터링처리를 화면(512화소×512화소)이 각 화소의 각각에 대해 수행한다. 예컨대, α 또는 β의 위치에 있어서, 3×3화소의 중심화소는 흑이지만, 그 주위의 8화소에는 백이 포함되어 있기 때문에, 중심화소는 백으로서 화상메모리(C)에 취입되게 된다(제10도 참조). 그 결과, 상기 확대필터링처리를 화면전체에 대해 수행하면, 당초의 배광조명화상에 비해 흑의 부분이 1회 적은 배광조명화상이 얻어지게 된다. 한편, 한 화면에 대해 3×3화소를 주사시키는 수법은, 일반적으로는 화면의 왼쪽 최상부로부터 오른쪽 최하부까지라는 식으로 되지만, 화면전체에 대해 주사시킬 수 있다면 어떠한 방법에 의해서도 좋다(이하, 동일함).
그리고, 이와같은 화면전체에 대한 확대필터링처리를 X회(예컨대 5회) 반복하여 수행하면, 제7도(c)에 나타낸 바와 같이 본딩와이어부분이 없어지고, 내부리드부분만이 검게 되어 있는 화상이 얻어지게된다(단계 ST7).
그 다음에 윤곽부분이 삭제된 배광조명화상을 당초의 크기로 복구하기 위해 화상메모리(C)로부터 상기 화상을 취출하고, 축소필터링처리를 화면(512화소×512화소)의 각 화소에 각각에 대해 수행한다(제10도 참조). 그러나, 본딩와이어부분은 소멸되어 버렸기 때문에, 이 부분이 부활하는 일이 없다. 그 결과, 당해 측소필터링처리를 화면전체에 대해 X회만큼행하면, 제7도(D)에 나타낸 바와 같이 화상메모리(B)에 취입되는 화상은 당초의 배광조명화상이 크기이지만, 내부리드부분만이 존재하는 상(像)으로 된다(단계 ST8).
그 다음에 화상메모리(A)로부터 낙사(落射)조명화상을 취출하고, 화상메모리(B)내의 배광조명화상과의 논리합부(NOR)처리를 실시한다. 즉, 흑(0)의 부분과 흑(0)의 부분만이 백(1)으로 되고, 다른 부분은 흑(0)으로 된다. 그 결과, 화상메모리(C)에 취입되는 화상은 제7도(e)에 나타낸 바와 같이 내부리드상의 본딩와이어만이 희게 전사된 화상으로 된다(단계 ST9).
그 다음에 화상메모리(C)로부터 NOR 처리된 화상을 취출하고, 확대필터링처리를 화면의 각 화소의 각각에 대해 수행한다. 그리고, 당해 축소필터링처리를 화면전체에 대해 X회만큼 반복하여 수행하면, 화상메모리(B)에 취급되는 화상은 제7도(f)에 나타낸 바와 같이 본딩와이어의 와이어찌그러짐부분만이 희게되어 있는 화상으로 된다(단계 ST10~11).
그 다음에 화상메모리(B)로부터 화상을 취출하고, 확대필터링처리를 화면의 각 화소의 각각에 대해 수행한다. 그러나, 본딩와이어부분은 소멸되어 버렸기 때문에, 이 부분이 부활하는 일은 없다. 그 결과, 당해 확대필터링처리를 화면 전체에 대해 X회만큼 수행하면, 제7도(g)에 나타낸 바와 같이 화상메모리(C)에 취입되는 화상의 당초의 크기의 본딩와이어의 와이어찌그러짐부만이 희게 되어 있는 화상으로 된다(단계 ST12).
이상의 화성처리수단에 의해, 당초의 목적이었던 내부리드상의 본딩와이어의 본딩위치, 즉 와이어찌그러짐부분을 인식할 수 있게 된다. 예컨대, 제7도(H)에 나타낸 바와 같이 와이어찌그러짐부의 중심을 계측함으로써, 용이하게 본딩위치를 인식할 수 있게 된다.
또, 본 발명에 의하면, 와이어찌그러짐부분만을 인식할 수 있기 때문에, 당해 찌그러짐부분의 면적을 계측함으로써 본딩의 상태(양호 또는 불량)를 알수도 있게 된다.
또한, 상기 실시예에서는 낙사조명화상 및 배광조명화상을 그대로 이용했지만, 각각 얻어지는 화상을 최초에 반전하고, 그 반전화상을 이용하여 상기한 화상처리를 수행할 수도 있다. 이 경우, 기본적으로는 상기한 화상처리를 적용할 수 있지만, (1) 확대필터링처리와 축소필터링처리의 순서가 반대로 되는 점, (2) 논리합부정처리가 아니라 논리곱부정(NAND)처리가 이용되는 점, (3) 얻어지는 와이어찌그러짐부의 화상이 흑인(실시예 전체를 통해 백과 흑이 역으로 되는) 점의 3가지 점에 있어서 상위하게 된다.
또, 상기 실시예에서는 내부리드상의 본딩와이어의 본딩위치를 인식하는 수단에 대해 설명했지만, 이에 한정되지 않고, 평탄한 물체 위에 본딩와이어가 접속되어 있는 경우에 있어서는 당해 본딩와이어의 본딩위치를 인식하는 방법에 최적이다.
한편, 본원 특허청구범위의 각 구성요건에 병기한 도면의 참조부호는 본원발명의 이해를 용이하게 하기 위한 것으로서, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 본딩와이어의 본딩위치 검사장치 및 방법에 의하면, 다음과 같은 효과를 발휘한다.
IC(피사체)를 다른 2개의 철상방법을 이용하여 촬상하고, 이에 따라 얻어지는 화상을 소정의 화상처리수단에 의해 처리함으로써, 내부리드상의 본딩와이어의 본딩위치, 즉 와이어찌그러짐부분을 용이하게 인식할 수 있게 된다. 그에 따라, 선명한 화상에 의한 확실한 계측이 가능하게 되어 검사정밀도의 향상에 공헌할 수 있게 됨과 더불어 화상처리시간의 단축화를 도모할 수 있게 된다.

Claims (5)

  1. 피사체 위쪽에 배치되면서 상기 피사체를 촬상하는 촬상수단(11)과, 상기 피사체의 위쪽에 배치되면서 상기 피사체에 광을 조사하는 제1조명수단(1)2, 상기 피사체의 아래쪽에 배치되면서 상기 피사체에 광을 조사하는 제2조명수단(13), 상기 촬상수단(11)에 의해 촬상된 화상을 기억하는 메모리부(14a) 및 상기 화상을 논리처리하는 처리부(14b)를 갖춘 화상처리수단(14), 상기 제1조명수단(12)의 점등 및 소멸을 위한 전원을 공급하는 제1전원수단(16), 상기 제2조명수단(13)의 점등 및 소멸을 위한 전원을 공급하는 제2전원수단(17) 및, 상기 화상처리수단(14)과 상기 제1전원수단(16) 및 상기 제2전원수단(17)의 동작을 각각 제어하는 제어수단(15)을 구비하여 구성된 것을 특징으로 하는 본딩와이어의 본딩위치 검사장치
  2. 제1항에 있어서, 상기 피사체는 피본딩부재상에 본딩와이어가 본딩되어 있는 물체로 이루어지고, 상기 제어수단은, 논리처리의 횟수(X)를 미리 설정하여 두기 위한 데이터 입력수단과, 상기 제1전원을 투입하여 상기 촬상장치(11)에 의해 상기 피사체를 촬상하는 것에 의해 피본딩부재가 제1명도를 갖추면서 그 외의 부분이 제2명도를 갖춘 제1화상을 얻는 수단, 상기 제2전원을 투입하여 상기 촬상장치(11)에 의해 상기 피사체를 촬상하는 것에 의해 피본딩부재 및 본딩와이어가 상기 제2명도를 갖추면서 그외의 부분이 제1명도를 갖춘 제2화상을 얻는 수단, 상기 제2화상에 대해 3×3의 화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제1명도의 것을 포함하면서 상기 제1명도로 하는 논리처리를 X회만큼 수행하여 피본딩 부재만이 제2명도를 갖춘 제3화상을 얻는 수단, 상기 제3화상에 대해 3×3의 화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제2명도의 것을 포함하면 상기 제2명도로 하는 논리처리를 X회 만큼 수행하여 제4화상을 얻는 수단, 상기 제1화상 및 상기 제4화상에 대해 논리합 부정처리 또는 논리적 부정처리를 수행하여 상기 피본딩부재상의 본딩와이어만이 제1명도를 갖춘 제5화상을 얻는 수단, 상기 제5화상에 대해 3×3화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제2명도의 것을 포함하면 상기 제2명도로 하는 논리처리를 X회 만큼 수행하여 본딩와이어의 와이어찌그러짐부분만이 제1명도를 갖춘 제6화상을 얻는 수단, 및 상기 제6화상에 대해 3×3화소의 중앙의 화소를 그 주위의 8화소에서 하나라도 제1명도의 것을 포함하면 상기 제1명도로 하는 논리처리를 X회만큼 수행하여 제7화상을 얻는 수단을 구비하여 구성된 것을 특징으로 하는 본딩와이어의 본딩위치 검사장치
  3. 제2항에 있어서, 상기 데이터 입력수단에 의해미리 설정되는 논리처리의 횟수(X)는 상기 논리처리를 X회 만큼 수행함으로써 적어도 피본딩부재상 이외에 존재하는 본딩와이어의 화상이 제2명도로부터 제1명도로 변환하여 상기 제3화상이 얻어지는 정도로 설정되고, 또 적어도 와이어찌그러짐부분을 제외한 본딩와이어의 화상이 제1명도로부터 제2명도로 변환하여 상기 제2화상이 얻어지는 정도로 설정되어 있는 것을 특징으로 하는 본딩와이어의 본딩위치 검사장치
  4. 제2항에 있어서, 상기 화상처리수단은 명(백)과 암(흑)의 2치만을 갖춘 2치화상처리장치이고, 상기 제1명도는 밝고, 제2명도는 어두우며, 상기 제1화상 및 상기 제4화상은 논리합 부정처리에 의해 제5화상으로 변환되는 것을 특징으로 하는 본딩와이어의 본딩위치 검사장치
  5. 제2항에 있어서, 상기 화상처리수단은 명(백)과 암(흑)의 2치만을 갖춘 2치화상처리장치이고, 상기 제1명도는 밝고, 제2명도는 어두우며, 상기 제1화상 및 상기 제4화상은 논리적 부정처리에 의해 제5화상으로 변환되는 것을 특징으로 하는 본딩와이어의 본딩위치 검사장치
KR1019930030368A 1992-12-28 1993-12-28 본딩와이어의 본딩위치 감사장치 KR970011747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04361243A JP3105098B2 (ja) 1992-12-28 1992-12-28 ボンディングワイヤのボンディング位置の検査装置
JP92-361243 1992-12-28

Publications (2)

Publication Number Publication Date
KR940016643A KR940016643A (ko) 1994-07-23
KR970011747B1 true KR970011747B1 (ko) 1997-07-15

Family

ID=18472784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030368A KR970011747B1 (ko) 1992-12-28 1993-12-28 본딩와이어의 본딩위치 감사장치

Country Status (3)

Country Link
US (1) US5745594A (ko)
JP (1) JP3105098B2 (ko)
KR (1) KR970011747B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19652124C2 (de) * 1996-12-14 2002-10-17 Micronas Gmbh Verfahren und Vorrichtung zum automatischen Überprüfen von Positionsdaten j-förmiger elektrischer Kontaktanschlüsse
JP2003515914A (ja) * 1998-10-15 2003-05-07 アプライド マテリアルズ インコーポレイテッド ウェハ処理装置内におけるウェハ断片の検出
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
DE10146307A1 (de) * 2001-09-19 2003-05-08 Infineon Technologies Ag Verfahren zur optischen Kontrolle von Halbleiterbauelementgehäusen, Verfahren zur Herstellung des Halbleiterbauelements sowie entsprechendes Halbleiterbauelement
JP6390254B2 (ja) * 2014-08-06 2018-09-19 富士電機株式会社 ワイヤボンディング検査装置及びワイヤボンディング検査方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972493A (en) * 1988-01-04 1990-11-20 Motorola, Inc. Method for inspection of surfaces
US4975972A (en) * 1988-10-18 1990-12-04 At&T Bell Laboratories Method and apparatus for surface inspection
US5298989A (en) * 1990-03-12 1994-03-29 Fujitsu Limited Method of and apparatus for multi-image inspection of bonding wire
JPH0786466B2 (ja) * 1990-07-18 1995-09-20 大日本スクリーン製造株式会社 プリント基板のパターン検査装置
US5214712A (en) * 1990-09-11 1993-05-25 Matsushita Electric Industrial Co., Ltd. Pattern inspection system for inspecting defect of land pattern for through-hole on printed board
JP2845601B2 (ja) * 1990-10-09 1999-01-13 株式会社東芝 ワイヤボンディング外観検査装置
JP2851151B2 (ja) * 1990-10-12 1999-01-27 株式会社東芝 ワイヤボンディング検査装置

Also Published As

Publication number Publication date
JPH06201324A (ja) 1994-07-19
KR940016643A (ko) 1994-07-23
JP3105098B2 (ja) 2000-10-30
US5745594A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
US4688939A (en) Method and apparatus for inspecting articles
JP2953736B2 (ja) 半田の形状検査方法
JP4882268B2 (ja) 金属製キャップの不良検出方法および金属製キャップの不良検査装置
US20070055467A1 (en) Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor
JP3299193B2 (ja) バンプ検査方法／装置、情報記憶媒体
JP2007078540A (ja) 外観検査方法及び外観検査装置
JPH07260701A (ja) 検査範囲認識方法
KR960001824B1 (ko) 와이어 본딩 검사 장치
JP3235009B2 (ja) ボンディングワイヤ検査方法
KR970011747B1 (ko) 본딩와이어의 본딩위치 감사장치
JP2008051694A (ja) 実装基板の外観検査方法及び外観検査システム
JPH0792104A (ja) 被検査物の不良個所検査方法
JPH063123A (ja) 外観検査方法及び外観検査装置
JPH0535379B2 (ko)
JP2014062837A (ja) 欠陥検査装置及び欠陥レビュー装置
JP3985385B2 (ja) 表面欠陥検出装置
JPH08272078A (ja) パターンの検査方法及び検査装置
JPH0862155A (ja) 物体観測装置
JP3254873B2 (ja) パッケージの外観検査装置および外観検査方法
JP3333280B2 (ja) ボンディングワイヤ検査方法
JP2005223006A (ja) クリーム半田印刷検査方法
JPH05164703A (ja) ワーク表面検査方法
JP3038107B2 (ja) はんだ付け検査方法
JPH06305110A (ja) 印刷スクリーンの目詰まり検査装置及び方法
JPS62239040A (ja) 電子部品の取り付け状態検査方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee