KR970009765B1 - 자성박막 메모리 및 그 기록 · 재생 방법 - Google Patents

자성박막 메모리 및 그 기록 · 재생 방법 Download PDF

Info

Publication number
KR970009765B1
KR970009765B1 KR1019920003622A KR920003622A KR970009765B1 KR 970009765 B1 KR970009765 B1 KR 970009765B1 KR 1019920003622 A KR1019920003622 A KR 1019920003622A KR 920003622 A KR920003622 A KR 920003622A KR 970009765 B1 KR970009765 B1 KR 970009765B1
Authority
KR
South Korea
Prior art keywords
thin film
magnetic
magnetic thin
film memory
magnetization
Prior art date
Application number
KR1019920003622A
Other languages
English (en)
Other versions
KR920018653A (ko
Inventor
모또히사 다구찌
타쓰야 후까미
카즈히꼬 쓰쓰미
히로시 시바타
신지 타나베
히로시 고바야시
유조 오또이
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3116415A external-priority patent/JPH04344383A/ja
Priority claimed from JP3119780A external-priority patent/JPH04345987A/ja
Priority claimed from JP3181393A external-priority patent/JPH0528748A/ja
Priority claimed from JP3324277A external-priority patent/JPH05159562A/ja
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR920018653A publication Critical patent/KR920018653A/ko
Application granted granted Critical
Publication of KR970009765B1 publication Critical patent/KR970009765B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

내용 없음.

Description

자성박막 메모리 및 그 기록·재생 방법
제1도는 본 발명의 일 실시예에 있어서 자성박막 메모리 소자의 읽어내기 원리의 설명도.
제2도는 본 발명의 일 실시예에 있어서 자성박막 메모리 소자 및 기록선을 표시한 개념도.
제3도는 본 발명의 일 실시예에 있어서 자성박막 메모리 소자의 자계에 대한 홀전압의 변화의 설명도.
제4도는 본 발명의 일 실시예에 있어서 기록용선과 자성박막 메모리 소자의 구체적인 위치관계 표시한 개념도.
제5도는 본 발명의 실시예 1에 사용된 자성박막 메모리 소자의 재생용선 제조를 위한 마스크의 설명도.
제6도는 본 발명의 실시예 1에 사용한 자성박막 메모리 소자의 제조를 위한 마스크의 설명도.
제7도는 본 발명의 실시예 1에서 얻어진 자성박막 메모리 소자의 패턴의 개략도.
제8도는 본 발명의 실시예 2의 자성박막 메모리 모델도.
제9도는 본 발명의 실시예 3의 자성박막 메모리 모델도.
제10도는 본 발명의 실시예 4를 표시하는 재생용의 각선과 자성박막 메모리 소자의 개념도.
제11도는 인가전류와 이상홀전압의 관계를 표시하는 도면.
제12도는 제10도에 기록선을 배치한 본 발명의 실시예 5를 표시하는 개념도.
제13도는 본 발명의 다른 재생방식의 실시예를 표시한 개념도.
제14도는 본 발명의 다른 기록방식의 실시예를 표시한 개념도.
제15도는 본 발명의 실시예 4에 사용된 자성박막 메모리의 전류선을 제조하기 위한 마스크도.
제16도는 본 발명의 실시예 4에 사용된 자성박막 메모리소자를 제조하기 위한 마스크도.
제17도는 본 발명의 실시예 4에 사용된 자성박막 메모리의 전압선을 제조하기 위한 마스크도.
제18도는 본 발명의 적층형의 자성박막 메모리의 실시예 4를 표시하는 개념도.
제19도는 본 발명의 실시예 6에 의한 자성박막 메모리의 소자의 사시도.
제20도는 본 발명의 실시예 6에 의한 자성박막 메모리의 회로도.
제21도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제22도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제23도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제24도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제25도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제26도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제27도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제28도는 본 발명의 실시예 6에 따른 자성박막 메모리 소자에 대한 기록동작을 설명하는 원리도.
제29도는 본 발명을 사용하지 않은 경우의 자성박막 메모리의 간략화한 회로도.
제30도는 본 발명의 실시예 7에 의한 자성박막 메모리 소자의 사시도.
제31도는 제29도의 실시예 7에 의한 자성박막 메모리 소자의 사시도.
제32도는 본 발명의 실시예 8에 의한 자성박막 메모리 소자의 사시도.
제33도는 제31도의 실시예 8에 의한 자성박막 메모리의 회로도.
제34도는 본 발명의 실시예 8에 의한 자성박막 메모리 소자의 단면도.
제35도는 본 발명의 실시예 8에 의한 자성박막 메모리 소자의 단면도.
제36도는 본 발명의 실시예 9에 의한 자성박막 메모리 소자의 구성도.
제37도는 본 발명의 실시예 9에 의한 자성박막 메모리의 일부 확대도.
제38도는 이상홀 효과의 설명도.
제39도는 메모리 소자의 읽어내기 전극이 어긋난 상태를 표시하는 도면.
제40도는 본 발명의 실시예 9에 의한 자성박막 메모리의 재생시의 각 스위치의 동작을 표시하는 타이밍도.
제41도는 자성박막 메모리의 히스테리시스 루프 및 반자계를 표시하는 도면.
제42도는 RE-TM자성체의 조성비와 포화자화와의 관계도.
제43도는 RE-TM자성체의 포화자계의 온도 특성도.
제44도는 RE-TM자성체의 포화자계의 온도 특성도.
제45도는 본 발명의 실시예에 의한 자성박막 메모리 구성도.
제46도는 본 발명의 실시예 10에 의한 자성박막 메모리의 일부분의 확대도.
제47도는 본 발명의 실시예 10에 의한 자성박막 메모리에 있어서 막면에 평행한 자계가 작용하지 않을 때와 작용하고 있을 때의 수직자계에 대한 히스테리시스 루프를 표시하는 도면.
제48도는 본 발명의 실시예 10에 의한 자성박막메모리의 재생시의 각 스위치의 동작을 표시하는 타이밍도.
제49도는 본 발명의 실시예 11에 의한 자성박막 메모리의 기록시의 환경온도와 재생출력과의 관계도.
제50도는 본 발명의 실시예 12를 표시하는 구성도.
제51도는 본 발명의 실시예 12의 자화방향의 변화를 표시하는 단면 설명도.
제52도는 본 발명의 실시예 13을 표시하는 구성도.
제53도는 본 발명의 실시예 13의 자화 방향의 변화를 표시하는 단면 설명도.
제54도는 본 발명의 실시예 14을 표시하는 구성도.
제55도는 본 발명의 실시예 14의 자화 방향의 변화를 표시하는 단면 설명도.
제56도는 본 발명의 실시예 15을 표시하는 구성도.
제57도는 본 발명의 실시예 15의 자화 방향의 변화를 표시하는 단면 설명도.
제58도는 종래의 자성박막 메모리 소자를 조립한 모식도.
제59도는 자성박막 메모리 소자의 사시도.
제60도는 종래의 자성박막 메모리 소자의 사시도.
제61도는 자기저항 효과의 설명도.
제62도는 자기저항 효과의 설명도.
제63도는 종래의 자성박막 메모리 소자의 기록 상태도.
제64도는 종래의 자성박막 메모리 소자의 재생의 원리도.
제65도는 종래의 자성박막 메모리 소자의 재생의 원리도.
제66도는 종래의 자기저항 효과소자를 표시하는 원리도.
제67도는 종래의 자성박막 메모리를 표시하는 구성도.
제68도는 종래의 자성박막 메모리의 동작원리를 설명하기 위한 자화방향을 표시하는 평면 설명도.
본 발명은 자성박막 메모리 및 그 기록·재생방법에 관한 것이다.
제58도는 자기공학강좌 5, 자성박막공학 254페이지(1977년 마루센(주간)에 표시된 종래의 자성박막 메모리 소자를 조립한 모식도를 표시한 것이다.)
먼저, 제조방법의 일예를 표시한다.
평평하고 매끄러운 글러스판(G)상에 구형의 구멍이 뚫인 마스크를 밀착시켜 진공장치내에서 약 2000Å의 두께로 Fe,Ni의 진공퇴적막을 형성시킨다. 이와같이 하여 많은 자성박막 메모리 소자 MF를 한번에 메트릭스상으로 제작한다.
자성박막 메모리 소자를 구동시키기 위한 구동선을 얇은 에폭시 수지판이나 미러시트(mira sheet)의 양면에 서로 직교하도록 동선을 포토에칭기술로 만든다.
시트양면의 각선은 각각 워드선 및 행선이며 그 교점이 각 메모리 소자위에 겹치도록 눌러덮어 조립한다.
다음에, 동작원리를 기술한다. 도면의 자화 용이축에 배치되어 있는 선군은 워드(word line), 그것과 직행하고 있는 선군은 디지트(digit line)이다.
메모리 상태를 읽어내는 검출선은 디지트선과 겸용한다.
굵은 화살표는 메모리 상태에 대응한 막내의 자화를 표시하고 있다.
상향의 굵은 화살표는 0, 하향의 굵은 화살표는 1의 정보를 메모리하고 있는 것으로 한다.
또, 디지트전류 Id, 워드전류 Iw에 의해 자성박막에 작용하는 자계를 각각 Hd, Hw로 한다.
단극성펄스(pluse)인 Iw를 단어선 W1을 선택하여 흐르게 하면, 그 선의 아래의 모든 메모리 소자에는 Hw가 작용하여, 자화는 곤란측 방향으로 향한다.
이때의 자화가 「1」의 상태에서 회전한 「0」의 상태에서 회전했느냐에 의해서 각 디지트선에는 각각 다른 극성의 펄스전압이 유기되어, 이것이 읽어내기 전압이 된다.
기록시에는 Iw의 펄스의 강하시에 겹치도록 Id를 흘려, 자화 곤란축을 향한 상태에 있어서 정보신호에 대응한 극성의 Hd를 중복시키는 것으로서 자화의 경향을 결정하고, 「1」또는「0」의 상태로 정보를 기록할 수가 있다.
Iw는, 자성박막의 자화를 용이축으로부터 곤란축으로 회전시키는데 충분한 자계 Hw를 발생하도록 하는 전류치이며 Id는 자성박막의 Hc의 약1/2의 자계 Hd를 발생하는 전류치이다.
이러한 종래의 기술에 있어서는, 읽어내기 방법으로서, 자화의 회전에 의해 생기는 극히 미소한 전자 유도 전압을 사용함으로, 읽어낼때의 SN비가 적고, 읽어내기가 곤란했다.
또한 전자유도 전압은 자기모멘트의 크기에 비례함으로, 자성박막의 사이즈를 충분히 크게 할필요가 있으며, 이 때문에, 단위 면적당의 기억량을 크게 하는 것이 불가능하다는 등의 문제점이 있다.
그리고 제59도 및 제60도는, 각각 예를들면 IEE TRANSACTIONS ON MEGNENTICS VOL 26. NO5 2828(1990)「REPROGRAMMABLE LOGIC ARRAY USING M-R ELEMENTS」에 표시된 종래의 자성박막 메모리 소자의 사시도와 그것을 사용한 자성박막 메모리의 회로도이다.
제59도 및 제60도에 있어서 (901a)(901b)는 자기저항효과를 가진 말하자면 퍼멀로이 (permalloy)등의 자성박막, (902)는 자성박막(901a),(901b)에 끼워진 말하자면 금속박막이다.
(903)은 자성박막(901a),(901b)에 외부자계를 인가하기 위한 워드선이다.
또 (911)은 자성박막 메모리소자, (912)는 자성박막(901a),(901b) 및 금속박막(902)으로 구성되는 센스선, (913)은 센스선(912)에 대응하는 더미(dummy)선, (914)는 센스선(912)에 흘리는 전압의 방향을 결정하는 스위칭소자, (915)는 영신호를 자동적으로 검출하는 자동영점검출기, (916)은 자동증폭기, (917)은 엑세스하는 센스선(912)을 결정하는 스위칭 소자, (925)는 더미선(913)상의 비교저항이다.
다음에 동작에 관해서 설명한다.
또 자기저항효과에 관해서 기술한다.
제61도에 표시한 것같이 자성박막(91)의 자화의 방향(952)이 자화용이 축방향(950)과 θ의 각도가 같도록 자화곤란 축방향(951)에 외부자계(Hex)(960)를 인가한다.
이 자성박막(901)의 양단에 전압(964)을 인가하여 전류계(962)에 의해 흐르는 센서전류(963)를 측정하면 제62도에 표시하는 것같은 자화의 방향과 전류(i)의 관계가 된다.
즉, 흐르는 전류의 방향(여기서는 자화곤란축방향(951)에 자화의 방향(952)이 평행이 자성박막(901)의 저항이 최대가 되고 직각의 경우 최소(가장 큰 전류가 흐른다)가 된다.
다음에 제59도에 표시한 자성박막 메모리 소자의 동작에 관해서 설명한다.
우선 기록에 관해서 기술한다.
워드선(903)에 도면중 화살표 방향에 워드전류를 흘리면 그 전류에 의해 발생하는 자계의 방향은 자성박막(901)의 자화 곤란축방향(951)이되어, 충분한 전류를 흘리게 함으로서 자화의 방향(952)(제61도 참조)은 자화곤란축방향(951)이 된다.
다음에 자화의 방향을 결정하기 위해 센스선(912)에 전류를 흘린다. 이 전류에 의해 생기는 자계는 자성박막(901a)와 (901b)에서는 역방향이 되지만, 어느것도 자화용이축방향(950)이 된다.
이때, 워드선(903)의 전류를 끊으면 자화의 방향은 임의로 결정된다.
제63도에 그 관계를 표시한다.
센스선(912)에 흐르는 전류(963)의 방향으로 자성박막(901a),(901b)의 자화의 방향 (952a),(952b)이 결정된다.
다음에 재생에 관해서 기술한다.
워드선(903)에 기록시보다는 적은 전류를 흘린 도면이 제64도에서 간단히 하기 위해서 자성박막(901a)에 대해서만 표시하고 있다.
워드선(903)의 전류에 의해 발생하는 자계(Hex)(960)에 의해 자화의 방향(952A)은 자화용이축방향(950)에 대해서 θ1으로 기운다.
이것은 제64도(a) 및 (b)공히 같으며 각도(θ1)의 정부가 역으로 되있을 뿐이다.
다음은 센스선(912)에 전류(963)를 흘린다.
제65도에 이 센스선(912)에 의해 발생한 자계(Hsf)(966)를 표시하는 동시에 외부자계(Hex)(960)에 의해 결정되는 자화의 방향(952a)과 자화용이축방향(950a)이 이룬 각도(θ2)가 다르며, 제62도에 의해 결국 기억된 자화의 상태가 전기 저항의 증가 및 감소로서 검출된다.
다음에 메모리로서의 동작에 관해서 제60도를 참조하면서 설명한다.
기록에 관해서는 워드선(903)과 센스선(912)이 동시에 스위치 온으로된 메모리소자(911)만이 기록된다.
기록상태는 상기에서 설명한 것같이 센스선(912)에 설명한 것샅이 센스선(912)에 흐르는 전류의 방향에 의해 결정되지만, 전류의 방향은 스위칭 소자에 의해 결정한다.
재생에 있어서는 우선 워드선(903)에 전류를 흘리지 않고 액세스하는 센스선(912)의 스위칭소자(917)를 온으로 하여 도면중 접속점(X)의 전위와, 더미선(913)의 접속점의 전위를 자동영점 검출기(915)를 비교하여 기억한다.
그후, 워드선(903)에 전류를 흘려, 기억한 전위차보다 크게되거나, 적게 되느냐에 따라 엑세스한 소자의 기록되어 있던 상태를 판별한다.
이와같은 종래의 자성박막 메모리는 메모리소자(911)를 센스선(912)에 직열로 이어져 있기 때문에, 각 메모리 소자(911)의 저항이 직렬로 들어가 센스선(912)의 임피던스가 연결하는 메모리소자(911)의 수에 비례하여 크게 된다.
그 때문에 신호의 S/N(신호대 잡음비)를 확보하기 위해서는 1가닥의 센스선에 한정된수(종래예에서는 4)의 메모리소자 밖에 배치할 수 없다.
뿐만 아니라 신호의 검출을 기본적으로는, 센스선(912)의 저항치를 정적인 상태로 이루어짐으로, 비교저항(925)이 필요하다. 이 때문에, 메모리소자(911)의 저항의 온도특성이 보상이 않되는 등의 구조가 복잡하여 설계가 용이하지 않는등의 문제점이 있었다.
또한, 제58도에 의하면, 워드선(W1)에 따른 메모리소자(MF)중, 상단은 「1」메모리를 읽어내고, 「0」을 써넣은 상태에, 중단은 「0」를 읽어내고, 「1」를 써넣는 상태를 표시하며, 하단은 「0」메모리를 읽어낸 후 「0」을 다시 써넣은 상태를 표시하고 있다.
이상의 설명에서 알수 있는 바와 같이, 읽어내기 조작을 마친직후의 자화는 곤란축으로 향한 상태이므로 「1」「0」의 어느방향으로 넘어지느냐가 정하여지지 않고, Hd를 인가함으로서 자화의 회전방향이 정하여 진다.
이와같이, 읽어내기 조작에 의해 원메모리가 소실하는 동작방식을 파괴읽어 내기(DRO)방식이라 불러, 읽어낸후 즉시 써넣기 조작이 필요하다.
이에 대해서, 읽어내기 조작을 해도 메모리상태가 소실되지 않는 방식을 비파괴 읽어내기(NDRO)방식이라 부른다.
이 방식은, 같은 메모리정보를 몇번이고 반복하여 읽어낼 필요가 있는 경우에는 동작시간을 단축할 수 있어 유리하다.
파괴 읽어내기 방식, 비파괴 읽어내기 방식의 틀림은, 메모리 소자(MF)의 읽어내기 후에 메모리가 소실하느냐, 남아있으냐에 의한 것이며, 주로 메모리소자의 자기적 특성에 관계하고 있다.
메모리소자의 동작원리는, 상술한 바와 같이 메모리셀를 2차원적으로 배치하고, 어느 워드선을 선택하여 그 워드선에 따른 메모리셀의 읽어내기, 써넣기를 단번에 해내는 것이며, 워드배열, 2D 또는 2차원 선택방식이라 불러지고 있다.
그러나, 상술한 종래 기술에 있어서는 읽어내기 방법으로서, 자화방향의 회전에 의해 생기는 극히 미소한 전자유도전압을 사용하기 위해서, 읽어내기 시의 SN비가 적고, 읽어내기가 곤란했다.
또, 상기 전자유도 전압은 모멘트의 크기에 비례하기 때문에, 큰 전자유도 전압을 얻으려 하면, 자성박막의사이즈를 충분히 크게할 필요가 있고, 기록 재생시에 필요한 자계가 커져, 기록재생시의 전력화가 불가능하게 되는 동시에, 단위면적당의 기억량을 크게하는것이 불가능하게 되는 등의 과제가 있었다.
제66도는, 예를 들면 마쓰모도 고고저 「자기헤드와 자기기록」(소고전자 출판) 제182∼190페이지에 표시된 자기저항 효과소자를 표시하는 원리도이다.
이 도면에서 (801)은 자화막으로 된 자기저항 효과소자로, 자화가 생기기 쉬운 방향을 표시하는 자화 용이축을 A로 표시한다.
자기저항 효과라 함은 자기저항 효과소자(801)에 전류(I)를 흘리고, 외부자계(H)를 인가하면, 자화의 방향이 어긋나서, 전류(I)와 외부자계(H)에 응한 자화(M)가 이룬 각도에 의해 자기저항 효과소자의 저항이 변화하는 현상이다.
일반적으로 저항변화는, R=RO+△R·COS2θ의 식으로 표시된다.
여기서, RO는 무자계시의 저항, △R는 저항변화량, θ는 전류 I의 방향과 자화 M의 방향이 이룬 각도이다.
종래의 자기저항 효과소자(801)에는, Ni,Fe,Co등으로된 폐로자성합금이 사용되고 있었다.
이들은, 면내에서 자기이방성을 가지는 자화막이다.
제67도는 말하자면 IEEE transactions on magnetics(IEEE Trans, on Mag.) 제26권 제5호, 1990.9,2828∼2830 페이지에 소개되어 있는 종래의 자기저항 효과를 이용한 자성박막 메모리의 구성도이다.
(801a),(801b)는 자기저항 효과소자, (802)는 자기저항 효과소자 (801a),(801b)에 끼워진 션트(Shunt)바이어스선, (803)은 자기저항 효과소자(801a),(801b)의 막면 방향에 설치된 워드선이다.
자기저항 효과소자(801a),(801b)의 자화용이축(A)의 방향, 및 워드선(803)은, 자기저항 효과소자(801a),(801b)에 흐르는 전류(Ia)(Ib)와 직교하는 방향으로 형성되어 있다.
자기저항 효과소자 (801a),(801b)는 정보의 기억과 재생의 양쪽을 행하고, 워드선(803)과 교차한 영역이 자성박막 메모리의 유효기능부에 대응한다.
소자에 흐르는 총전류(I)는, 자기저항 효과소자(Ia),(Ib),(Is)(I=Ia+Ib+Is)로 분배된다.
또, 소자에 흐르는 전류(I) 및 워드선(803)에 흐르는 전류(J)가 도면에 표시한 방향으로 흐를때에 생기는 자계의 방향을 B로 표시하고 있다. 메모리의 기본구성으로는, 자기저항 효과소자(801a)의 한쪽만이라도 된다.
자기저항 효과소자(801b)는 기록, 재생효율을 높이는 것으로, 기본동작은 거의 같다.
또, 션트 바이어스선 (802)은, 자기저항 효과소자(801a),(801b)와 일체구조가 아니더라도 되며, 독립한 바이어스선으로서 별도로 마련해도 된다. 이 자성박막 메모리는 자기저항 효과소자(801a),(801b)의 자화의 방향에 의해 정보를 기록하는 구성으로 되어 있다.
자기저항 효과소자(801b)의 자화의 방향은, 자기적으로 페루프를 형성하도록 자기저항 효과소자(801a)의 자화의 방향과 반대방향으로 향하고 있다.
제68도는 제67도에 표시된 종래의 자성박막 메모리에 있어서 기록한 정보의 읽어내는 방법을 설명한 평면도이다.
여기서, 자기저항 효과소자(801a)의 자화의 방향이 좌향을 0, 우향을 1로 한다.
워드선(803)에 흐르는 전류(J)에 의해 발생하는 바이어스자계(Hw)에 의해, 자기저항 효과소자(801a)의 자화(Ma)는 바이어스 자계(Hw)방향으로 기울어, 워드선(803)과 각도(ψ)를 이룬다.
이 각도(ψ)는 자화(M)의 방향이 0라도 1일지라도 같다.
다음에, 션트바이어스(2)에 전류(Is), 자기저항 효과소자(801a)에 전류(801a)를 흘린다.
전류(Is)에 의해 발생하는 바이어스 자계(Hs)에 의해, 자기저항 효과소자(801a)의 자화(Ma)와 전류(Ia)가 이룬 각도 θ(θ=90。-ψ)는, 0일때와 1인때와는 다르다.
자화(Ma)가 좌향일때는 전류(I)와 이룬각도 θ(θ=90。-ψ : ψ는 대)는 적어짐으로, 자화막(804)의 저항은 증가한다.
자화(Ma)가 우향에서는 전류(I)와 이룬각도 θ(θ=90。-ψ : ψ는 소)는 커짐으로 자화막(804)의 저항은 감소한다.
따라서, 자화막(804)의 저항의 증가, 감소를 전압(V)로서 검지하는 것으로 자화 M의 방향을 판단할 수 있음으로, 0이냐 1이냐의 정보를 읽어낸다.
종래의 기술에 있어서는 읽어내기용의 자기저항 효과소자로서 Ni,Fe,Co등으로 된 폐로 자성합금이 사용되고 있었다.
이것은, 면내 자기이방성을 가진 자화막이며, 막면에 수직방향에 자화(M)를 변화시키는데는, 반사계에 의해 큰 외부자계를 필요로 하는 결점이 있었다.
따라서, 종래의 자기저항 효과소자를 박면에 수직한 자계에 대해서는 검출 감도가 낮은 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 충분히 큰 읽어내기 신호가 메모리소자의 사이즈가 적어져도 얻을 수 있고, 아울러 안정된 기록재생을 할 수 있는 동시에 기록재생시의 전력화가 가능한 자성박막 모리 및 그 기록·재생방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 극히 다수의 메모리소자를 고밀도로 실장할 수 있고, 더욱이 설계유도의 확보가 용이한 자성박막 메모리를 제공하는데 있다.
본 발명의 또 다른 목적은 자성박막 메모리에 있어서, 정보의 읽어내기 방법으로서, 전류로 수직 자기이방성을 가진 자화막의 자기저항효과를 이용하는 자성박막 메모리를 제공하는 것이다.
또, 수직 자기이방성을 가진 자화막의 막면 방향에 바이어스 자계를 인가하여, 기록한 정보를 읽어내는 구성을 제공하는 것이다.
수직자기이방성을 가진 자화막으로서는, 펴리자성체가 유효하다.
본 발명의 자성박막 메모리소자는,박막 자성체의 자화의 경향에 의해 정보를 기록하는 자성박막 메로리소자이며, 기록한 정보를 읽어내기 수단으로서 박막 자성체의 이상홀효과를 사용하는 것을 특징으로 한다.
또, 본 발명의 자성박막 메모리는, 복수의 자성박막 메모리 소자를 연결하여 된 메모리이며, 각 자성박막 메모리소자가 재생용의 전류선과 전압선에 의해 연결되어 있는것을 특징으로 하고 있다.
이 발명에 관계되는 자성박막 메모리는, 박막자성체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리소자를 복수개 가진 자성박막 메모리이며, 상기 자성박막 메모리소자의 1개의 기억단위가 적어도 자성박막과 비선형의 전류-전압특성을 가진 반도체 소자로 구성되어 있는 것이다.
또, 이 발명에 관계하는 자성박막 메모리는, 박막 자성체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리 소자를 복수개 가진 자성박막 메모리이며, 1개의 기억단위가 적어도 자성박막과 비선형의 전류-전압특성을 가지는 반도체 소자로 구성되어 있는 자성박막 메모리소자를 행렬상으로 배치한 것이다.
또, 본 발명에 관계된 자성박막 메모리는, 박막 이성체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리 소자를 복수개 가진 자성박막 메모리이며, 1개의 기억단위가 적어도 자성박막과 비선형의 전류-전압특성을 가진 반도체 소자로 구성되어 있는 자성박막 메모리소자를 행렬상에 배치하고, 행렬상으로 배치한 자성박막 메모리 복수단에 적층한 것이다.
또, 이 발명에 관게되는 자성발명 메모리는, 기판상에 반도체재료를 사용하여 능동소자를 형성하며, 해당 기판상에 박막 자성체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리소자를 절연체를 통해서 적층한 자성박막 메모리이며, 상기 능동소자와 상기 자성박막 메모리소자가 배선재료에 의해 접속되어 있는것이다.
또, 본 발명에 관한 자성박막 메모리의 읽어내기 방법은, 박막자상체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리소자를 복수개 가진 자성박막 메모리의 재생방법이 자성박막에 바이어스 자계를 인가함으로서 자성박막 메모리소자의 출력변화를 읽어내는 것이다.
본 발명은, 읽어내기 신호로서 이상홀 전압을 이용하기 위해, SN비가 좋은 읽어내기가 가능하며 특히 기억의 고밀도화에 유용하다.
또한, 본 발명에 관계된 자성박막 메모리는, 회토류와 천이금속의 합금으로된 폐리자성 자화가능막에 의해 형성하고, 그 조성을 회토류의 부격자자화래치로 또한 자화포함자계가 극소가 되는 조성 또는 그에 가깝게 한 것이다.
또, 이 발명에 관계되는 자성박막 메모리의 기록방법은, 자성박막 메모리 소자의 막면에 수직인 자계와 평행한 자계를 인가하여 정보를 기록하는 동시에, 이 수직자계의 방향에 의해 2 값적인 기록정보를 결정하는것이다.
본 발명에 관계되는 자성박막 메모리의 재생방법은, 메모리소자의 막면에 수직 또는 평행으로 자계를 인가하여, 이때의 상기 소자의 이상홀 효과에 의한 출력변화를 검출하는 것이다.
이 발명에 있어서는, 메모리소자가 회토류와 천이금속과의 합금으로된 폐리자성체이며, 그 조성은 회토류의 부격자 자화래치로 포화자계가 극소가 되는 것으로 형성되어, 기록시에 필요한 자계가 적계되어, 포화자계의 온도의존성이 적어진다.
또, 이 발명에 있어서는, 메모리소자의 막면에 수직 및 평행한 자계가 인가되어 정보가 기록되어, 수직자계에 의해 2값적인 기록정보가 결정된다. 본 발명에 있어서, 메모리소자의 막면에 수직 또는 평행한 자계가 인가되어, 이상홀 효과에 의한 출력변화에 의해 정보가 신호에 생기는 오프셋트에 무관계하게 재생된다.
고밀도화를 해도 안정한 재생이 가능하다.
아울러, 상기와 같이 구성된 자성박막 메모리에서는, 정보의 읽어내기 방법으로서 자기저항효과를 이용하는데, S/N비가 좋은 읽어내기가 가능하며, 기록의 고밀도화에 유효하다.
특히 막면에 수직인 자계의 검출감도가 우수하며, 신규인 구성의 자성박막 메모리를 얻는다.
또, 수직 자기이방성을 가진 자화막의 막면방향에 바이어스 자계를 인가하는 구성은, 간단한 구성으로 확실한 정보의 읽어내기를 얻을수가 있다. 이하, 본 발명의 실시예를 도면 제1도∼제9도에 근거해서 설명한다.
제1도에 있어서, (1)은 자성박막 메모리소자, (2)는 이 자성박막 메모리 소자(1)에 붙여진 전류선, (3)은 자성박막 메모리소자(1)에 붙여진 전압선이다.
전류선(2)와 전압선(3)의 연장선을 자성박막 메모리소자(1)상의 거의 중앙에서 서로 직행하도록 붙여져 있다.
자성박막 메모리소자(1)에는 수직자기 이방성을 가진 자성박막이 사용되고 있다.
이 수직 자이이방성을 가진 자성박막의 구체예로서는 GdCo,HoCo,GdHoCo,
TbHoCo,GdFeCo등의 희토류와 천이금속(稀土類와 遷移金屬)의 합금을 들수 있다.
지금, 도면중 아래로 향한 자화된 자성박막 메모리소자(132)의 정보를 읽어내고자 할 경우, 전류선(22)에 전류(J)를 흘려, 그때의 전압선(33)의 전압 변화(Vhj)를 읽으면 된다.
똑같이, 도면중 위를 향해서 자화된 자성박막 메모리소자(113)의 정보를 읽어내고자 할 경우 전류선(23)에 전류(J')를 흘려, 그때의 전압선(31)의 전압변화(Vhj')를 읽으면 된다.
이때 Vhj와 Vhj'는 역방향의 변화가 된다.
이와같이 하여 이상홀효과를 이용하여 정보의 읽어내기를 할 수 있다.
다음에, 자성박막 메모리소자(1)에 수직 자기이방성을 가진 자성박막을 사용할 경우의 기록방법에 대해서 설명한다.
제2도에 있어서, (4) 및 (5)는 서로 직행하고 있고, 자성박막 메모리소자(1)에서 조금 비켜놓은 위치 배치되어 있는 전류 Ix 및 Iy를 흘렸을 때에 자성박막 메모리소자(1)상에 수직방향으로 자계가 걸리도록 한다.
한 예로서, 메모리소자(132)의 자화를 도면중 아래방향으로 하고자하는 경우를 설명한다.
도면중 횡방향의 기록선 (43)에→의 방향에 전류(Ix)를 흘렸을 때에, 발생하는 자계를 Hix, 도면중 종방향의 기록선(52)에 ↑의 방향으로 전류 Iy를 흘렸을 때에 발생하는 자계를 Hiy로 한다.
자성박막 메모리소자(1)의 보자력을 Hc로 하고, Hc,Hix,Hiy의 사이에 다음의 관계가 성립되도록 한다.
HiyHc
HixHc
HcHix+Hiy
결국, 전류 Ix 또는 Iy의 어느쪽 한편으로 흐르게 하는 것만으로는 자성박막 메모리소자(1)자화는 변화하지 않고, 전류(Ix)에 의해 발생하는 자계(Hix)와 전류(Iy)에 의해 발생하는 자계(Hiy)의 양방이 서로 가해질 경우에만 자성박막 메모리소자(1)의 자화가 변화한다.
Hix와 Hiy가 서로 가해지는 부부은 제4도에 표시한 것같이 기록용선(4,5)에 대해서 02의 영역과 04의 영역이다.
지금→의 방향에 전류(Ix)를, ↑의 방향으로 전류(Iy)를 흐르게 했다고 하면 02의 영역의 자계의 방향은 도면의 상향, 04의 영역의 자계의 경향은 도면중 하향이 된다.
Ix 와 Iy의 방향을 역으로 하면 02의 영역의 자계의 방향은 도면중 아래방향, 04의 영역의 자계의 방향과 도면중 상방향이 된다.
그래서, 04의 영역만이 자성박막 메모리소자(1)을 배치하면, 전류 Ix와 Iy의 방향을 바꿈으로서 자성박막 메모리소자(1)의 자화의 방향을 도면중 상방향으로 하거나 도면중 아래방향으로 하거나 할 수 있다.
정보(1)에 대해서 전류(Ix)를→의 방향으로, 전류(Iy)를 ↑의 방향으로 흐르게 하는 것으로 자성박막 메모리소자(1)의 자화의 방향을 도면중 아래방향으로, 정보「0」에 대해서는 전류(Ix)를←의 방향으로, 전류(Iy)를 ↓의 방향으로 흐르게하여 자성박막 메모리소자(1)의 자화의 방향으로 도면중 상향으로 써넣는 것이 가능하다.
실시예 1
글러스기판상에 제5도에 표시한 것같이 구형의 구멍(예를 들면, 0.1㎛×1.2㎛)이 뚫린 마스크(A)를 밀착시켜, 재생용 선으로서 Cu, Au, Al등의 도체를 스패터법등에 의해 막두께 0.5㎛로 성장한다.
또다시, 제6도에 표시한 것같이 별도의 구형구멍(0.5㎛□)이 뚫린 마스크 B의 구형의 4개의 변이 각각 앞에 성막한 Cu, Au, Al등의 도체의 일단에 겹치도록 밀착시켜, 자성박막 메모리소자(1)로서 GdCo막을, 바이어스 전압(-50V)를 가하여 스패터법(sputter)에 의해 막두께 약 2000Å으로 성막한다.
그 결과, 제7과 같이 각 자성박막 메모리소자(1)과 재생용선과가 연결된다. 자성박막 메모리소자(1)상과 재생용 선상에는 보호막으로서 SiNx등의 유전체막을 막두께 0.1㎛로 성막한다.
상기 SiNx상에 종방향의 기록용선으로서 Cu를 스패터법등에 의해 막두께 0.5㎛를 성막하고, 또 전면에 SiNx 막을 0.1㎛로 성막한 후 회방향의 가록용선으로서, Cu를 0.5㎛로 성막한다.
이때 종, 횡 어느방햐의 기록용선도 구형의 자성박막 메모리소자(1)에서 조금 어긋난 위치가 되도록 성막한다.
끝으로 수지로 보호코팅 한다.
실시예 1에서 자성박막 메모리소자(1)로서 사용한 GdCo막의 보자력은 40(Oe)이며, 기록용의 전류 Ix,Iy는 각각 15mA의 일정전류를 흐르게 했다.
패턴의 주기는 2㎛, 자성박막 메모리소자(1)은 0.5㎛각의 정방향, 기록용선과 자성박막 메모리소자(1)의 중심간 거리는 약 1㎛이다.
이때, 자성박막 메모리소자(1)의 중심부에 있어서 기록용선에 의한 발생자계는, 각각 약 30(Oe)이며, 양방의 자계가 겹쳐졌을 때만이 자성박막 메모리소자(1)의 보자력 40(Oe)를 충분히 넘어, 양호한 기록이 행하여진다.
또, 전류선(2)를 통해서 1개의 자성박막 메모리소자(1)의 양단에 약 4.5mV의 전압을 인가했다.
자성박막 메모리소자(1)의 자화가 「0」에서「1」로 반전올때, 전압선(3)에 표시되는 전압의 변화는 약 40㎶이며, 양호한 읽어내기 동작을 한다.
실시예 2
실시예 1과 같이 마스크등을 이용하여, 실리콘 기판상에 스패터법에 의해, 이하의 순서로 성막한다.
기록용선(4) 1㎛두께
절연막 0.1㎛두께
전류선(2) 및 전압선(3) 0.5㎛두께
자성박막 메모리소자 0.05㎛두께
절연막 0.1㎛두께
기록용선(5) 1㎛두께
그 결고, 제8도에 표시한 패턴을 얻는다.
자성박막 메모리소자(1)로서는, 수직방향 자화 용이축을 가진 보자력 30(Oe)의 TbHo를 사용한다.
패턴의 주기는 2㎛, 자성박막 메모리소자(1)는 0.5㎛각의 정방향, 기록용선과 자성박막 메모리소자(1)의 중심간 거리를 약 1㎛이다.
소자수는 1000×100개이다.
읽어내기 및 기록방법은 실시예 1과 같다.
기록용선(4) 및 (5)에는, 각각 10㎃의 전류를 흘린다.
이때의 자성박막 메모리소자(1)의 중심부에 있어서 기록용선(4) 및 (5)에 의한 발생자계는 각각 약 20(Oe)이며, 양방의 자계가 겹쳐졌을때만 자성박막. 메모리소자(1)의 보자력30(Oe)를 충분히 넘어, 양호한 기록이 행하여진다.
또, 전류선(2)의 양단에는 5V의 전압이 인가되어 있어, 이때 1개의 자성박막 메모리소자(1)의 양단에는 약 3.5㎷가 인가된다. 자성박막 메모리소자(1)의 자화가 「0」에서「1」로 반전했을 때, 전압선(3)에 나타나는 전압의 변화는 약 30㎶였었다.
이것에 의해 열적인 잡음보다도 충분히 커서 양호한 읽어내기 동작을 행할 수 있음을 알 수 있다.
실시예 3
제4도 및 제9도에 표시한 것같이 자성박막 메모리소자(1)의 양측에 기록용선을 설치한 모델을 작성한 실시예 3으로 했다.
그런후에, 각각의 기록선에 반대방향의 전류를 흘리게 한 결과 양호한 기록을 했다.
즉, 제9도의 ○표로 표시한 자성박막 메모리소자(1)의 자화를 도면중 아래방향으로 기록할때는, 자성박막 메모리소자(1)의 근방을 통하는 4가닥의 기록용선에 화살표로 표시한 방향으로 전류를 흘려, 자화를 도면중 상향으로 기록할 때는, 각각 화살표와 역방향의 전류를 흘리면 된다. 이 경우, 1가닥의 기록용선에 흐르는 전류는, 자성박막 메모리소자(1)의 한족에만 기록용선을 배치했을 경우에 비해서 반으로 하면된다.
이상과 같이 본 발명의 상기 실시예 1∼3에 의하면, 자성박막이 가진 홀효과를 읽어내기 신호로서 이용하기 위해 고감도한 읽어내기와 고밀도화가 가능하다는 등의 효과가 있다.
본 발명의 실시예 4∼5를 도면 제10도∼제18도를 참조하여 설명한다.
실시예 4
제10도는 본 발명의 실시예 4의 구성을 표시하는 개념도다.
이 도면에서, (101)은 자성박막 메모리소자로 어을레스를 표시하기 위해서 101aa,101ab,...101cc와 같이 시퍽스를 부치고 있지만, 구별할 필요가 없을 때는 단지(101)을 사용한다.
타의 부호의 대해서도 똑같다.
(102)는 이 자성박막 메모리소자(101)에 취부된 전류선, (103)은 전기자성박막 메모리소자(101)에 붙여진 전압선이다.
자성박막 메모리소자(101)에는 수직자기이방성을 가진 자성박막이 사용되고 있다.
또, GND는 접지를 표시한다.
지금, 아래방향으로 자화된 자성박막 메모리소자(101cb)의 정보를 읽어내고 싶을 경우에는, 전류(102c)에 전류(I)를 흘려, 그때의 전압선(013b)의 전압변화(VHJ)를 읽으면 된다.
똑같이, 위방향으로 자화된 자성박막메모리소자(101ac)의 정보를 읽어내고 싶을 경우에는, 전류선(012a)에 전류(I)를 흘려, 그때의 전압선(103c)의 전압 변화(VHJ)를 읽으면 된다.
이때의 전압은 각각 전압선(013)과 전류선(102)이 접지되어 있는 점과의 1사이에 발생하는 이상홀전압이며, 아래방향으로 자화된 자성박막 메모리소자의 위방향으로 자화된 자성박막 메모리소자의 그것과는 ±의 전압이 발생하게 되어, 기록된 자화방향의 틀림으로 메모리로서 읽어낼 수가 있다.
다음은, 전류선(012)에 인가하는 전류(I)와 전압선(103)의 전압(이상홀전압)(VH)과의 관계를 제11도에 표시한다.
인가하는 전류(I)가 크면은 전압변화(VH)는 커지며, 재생신호는 S/N가 좋아지며, 자성박막 메모리소자(101)의 집적도가 올라가게 된다.
그러나, 전류선(102)에 흘리는 전류(I)가 커지면 배선을 온도상승을 초래하고, 극단적인 경우에는, 단선할 경우도 있다.
또 온도상승에 의해 자성박막 메모리소자(101)자신에 있어서도 온도가 상승한다.
이상홀 전압(VH)은 소자자신의 온도가 상승하면 저하함으로, 인가전류(I)는 그렇게 크게 할 수 없다.
이것을 개선하기 위해서, 전류선(102)에 인가하는 전류를 펄스전류로서 인가한다.
펄스폭은 홀전압(VH)이 읽어내기 가능한 변화로 하면, 짧으면 짧을수록 좋다.
또, 펄스전류이면 메모리 전체의 소비전력의 저감에도 연결된다.
다음은, 기록방법에 대해서 설명한다.
실시예 5
제12도는 본 발명의 실시예 5의 구성을 표시하는 개념도이다.
제12도에 있어서, (104) 및 (105)는 횡방향 및 종방향 기록선이다.
횡방향,종방향 기록선(104),(105)은 서로 직교하고 있으며, 자성박막메모리소자(101)에서 조금 어긋난 위치에 배치되어 있어, 전류(Ix) 및 (Iy)를 흘렸을 때에 자성박막 메모리소자(101)상에 수직방향으로 자계가 걸리도록 한다.
일예로서, 자성박막 메모리소자(101bb)의 자화를 하향으로 기록할 경우를 설명한다.
횡방향 기록선(104b)에→방향에 전류(Ix)를 흘렸을 때에, 자성박막 메모리소자(101b)에 인가되는 수직자계를 Hiy로 한다.
또다시 재생용의 전류선(102b)dp→방향을 전류(Ia)를 흘렸을 때에 자성 박막 메모리소자(101b)에 인가되는 수직자계를 Hiα, 재생용의 전압선(103b)에 ↑방향을 전류(1β)를 흘렸을 때에 자성박막 메모리소자(101b)로 인가되는 수직자계를 Hiβ로 한다.
자성박막 메모리소자(101b)의 보작력을 Hc라 하면, 기록할 경우에는 다음의 관계가 성립되도록 한다.
HcHix+Hiy+Hiα+Hiβ ...(1)
이면, 자성박막 메모리소자(101b)는 자화반전하고, 기록이 완료된다. 또(1)식에 있어서 Hix=0일지라도 성립하면 횡방향 기록선(104b)을 생략할 수가 있다.
또한, Hix=Hiy=0일지라도 성립하면 가로·세로 방향 기록선(104b),(105b)은 양방 공히 필요치 않다.
즉, 재생용의 전류선(102), 전압선(103)은 기록선을 겸할 수가 있다.
이 실시예는, 재생용의 전류선(102), 전압선(103)을 기록선으로서도 사용하는 것으로 제10도에서는 가로방향, 세로방향 기록선 (104),(105)의 양방을 생략한 것으로, 또한 전류선(102)의 접지(GND)축은 전압선(103)과 공통화하여, 전체구성을 극히 간소화한 것이다.
재생, 기록방식에 관해서 다음과 같은 연구도 생각된다.
제13도는, 제10도와는 다른 재생방식의 실시예를 표시하는 설명도이며, 제10도의 실시예와 다른점은 다음의 세가지 점이다.
(1) 이상홀 전압(VH)은, 자성박막 메모리소자(101)의 양측에 배치된 전압선(103)의 단자 (A)와 (B)의 양단에 생기는 전위치로서 연결된 직선과는 직교하고 있어, 이상홀효과가 없을 때는 전류(I)에 의해 단자(A,B)의 양단에는 전위차가 생기지 않는다.
따라서, 이상홀 효과에 의한 전위차만이 단자 AB간에 생긴다.
예를들면, 자성박막 메모리소자(101)의 자화방향에 의해 극성이 달라, 또한 절대치가 같은 신호를 구한다.
(2) 저항체(R)를 자성박막 메모리소자(101)의 양단에 마련하여, 이 저항체(R)에 의해 읽어내지 않은 자성박막 메모리소자(101)예의 전류의 흐름을 감소시켜, 그들로 인한 잡음을 감소시킬 수가 있다.
(3) 단자 AB간에 컨덴서 (C)를 설치한다.
예를들면 전류선(102a)에 재생전류를 흘렸을 때, 그 일렬의 자성박막 메모리 소자(101aa,101ab,101ac,...)는 모두 읽어내어져, 각각에 대응하는 단자(Ai),(Bi)(i=a,b,c...)사이에 이상홀전압(VH)이 각각 생긴다.
이들은 일정한 충전시간 후에 컨덴서 (C)에 저장된다.
컨덴서(C)가 충전된 후, 재생전류는 정지된다.
컨덴서(C)를 사용치 아니하고 1개씩 Aa-Bb,Ab-Bb,Ac-Bc, ...의 전위차를 읽어낼 경우에, 읽어내고 있을 사이, 재생전류를 계속해서 흘릴 필요가 있고, 소비전력에 손실이 많아진다.
충전된 컨덴서는 재생전류 정지후에 개방되어 읽어진다.
다음에, 제14도는 기록방식의 한실시예를 표시한 설명도다. 제12도의 예에서는 재생에 사용하는 전류선(102), 전압선(103)을 기록에도 사용하는 것을 생각했다.
여기서도, 그것은 가능하지만, 설명을 간단히 하기 위해서 기록과 재생은 일단 독립하여 생각하고, 제12도에는 기록에 필요한 선만을 표시한다. 예를들면, 자성박막 메모리소자(101ac)의 자화를 상향으로 기록하기 위해서는, 기록선 104aU와 103cU에 도면에 표시한 방향으로 전류를 흘린다.
또, 하향으로 기록하기 위해서는, 기록선 104aD와 103cD에 도시한 방향으로 전류를 흘린다.
이와같이 상향 및 하향의 기록을 하기 위해서, 각각 다른 기록선을 사용한다.
이것에 의해, 기록선의 전류의 방향을 역전시켜서 사용할일없이, 역전시키기 위해서 시간이 필요치 않게 된다.
즉, 기록시의 데이터 전송속도를 상승시킬 수가 있다.
다음에, 본 발명의 자성박막 메모리의 제조방법에 관해서 설명한다.
기판상에 제15도에 표시한 것같은 마스크(1010)를 밀착시켜, 재생용의 전류선(102)으로서, Cu,Au,Al등의 도체를 스패터(spatter)법등에 의해 틈구멍(1011)을 통해서 형성한다(점선 부분에 관해서는 후술한다). 또다시, 제16도에 표시하는것같이 마스크(1020)의 구형상의 틈구멍(1021)의 상하의 변을 각각이 먼저 형성된 도체의 일단에 겹치도록 밀착시켜(제15도의 점선으로 표시한다), 자성박막 메모리소자로서 HoCo막을 스패터법 등에 의해서 형성한다.
자성박막 메모리소자(101)이외의 곳은 리프트오프(lift off)법 등에 의해 절연체막을 형성한다.
또한, 제17도에 표시한 것같은 마스크(1030)를 밀착시켜, 먼저 형성한 자성박막 메모리소자(101)에 접하도록 재생용의 전압선(103)으로서, Cu,Au,Al등의 도체를 틈구멍(1031)을 통해서 스패터법등에 의해 형성한다.
자성박막 메모리소자(101)와 전압선(103)상에는 보호막으로서 SiNx등의 유전체막을 형성한다.
기록선으로서는, Cu 스트립프선을 서로 직교하도록 형성하고, 각각이 구형의 자성박막 메모리소자(101)에서 조금 어긋난 위치가 되도록 형성한다(제12도 참조).
끝으로 수지로 보호코팅을 한다.
본 실시예 HoCo막의 보자력(Hc)은 30(Oe)[엘스테드]이며, 패턴의 주기는 2㎛, 자성박막 메모리소자(101)는 0.5㎛ 각이다.
기록선과 자성박막 메모리소자(101)의 중심간 거리는 1㎛이다. 기록용의 전류(Ix,Iy,Iα,Iβ)를 표1과 같이 일정전류를 인가한다.
어떠한 실험예(1∼6)에 있어서도, 자성박막 메모리소자(101)의 보자력 30(Oe)을 충분히 넘어, 양호한 기록이 이루어진다.
또 전류선(102)에 자성박막 메모리소자(101)의 1개의 양단에 약 20㎷의 전압이 인가되도록 펄스폭 50(nsec)의 펄스전류를 흘렸을 때, 전압선(103)에는 약 20㎶의 전압변화가 나타나 양호한 읽어내기 동작을 했다.
다음에, 또다시 타의 실시예에 대해서 제18도에 의해 설명한다. 기판상에 재생용의 전류선(102)과 재쇼의 전압선(103)의 자성박막 메모리소자(101)로부터 빼내기부를 형성한 후(도시하지 않음), 상기 실시예와 같이 자성박막 메모리소자(101)로서 HoCo막을 형성한다.
그후, 세로방향 기록선(105)과 가로방향 기록선(104)을 각각이 절연이 되도록 알루미나등의 절연막을 사이에 두면서 형성한다.
다음에는 똑같은 공정을 겹쳐 쌓는 자성박막 메모리의 적층수를 순차로 형성해 가지만, 각 계층의 재생용선에 관해서는, 스루홀의 형성과 접송동체의 형성에 의해 각 계층을 접속하는 재생용의 전압선(103)을 형성한다. 본 실시예의 HoCo막의 보자력(Hc)은 30(Oe)이다.
제18도에 있어서 자성박막 메모리소자(101aa)에 기록하는 경우에는, 양 기록선 104aa와 105aa에 각각 10㎃의 일정전류를 흘렸다.
이때, 자성박막 메모리소자(101aaa)의 중심부에 있어서 양 기록선 104aa와 105aa에 의해 발생자계는, 각각 20(Oe)이며, 양방의 자계가 겹쳤을 때만이 자성박막 메모리소자(101)의 보자력 30(Oe)을 충분히 넘어, 양호한 기록이 이루어졌다.
또, 제12도에 실시예와 똑같이, 재생용의 전류선(102)에 일정전류를 흘려 인가하는 자계의 보조로 해도 된다.
읽어낼시는, 전류선(102)에 자성박막 메모리소자(101)의 1개의 양단에 약 20㎃의 전압이 인가되도록, 펄스폭 50(nsec)의 펄스전류를 흘렸다.
전압선(103aa)에는 약 5㎶의 전압변화가 나타나, 양호한 읽어내기를 했다.
이 전압변화는 자성박막 메모리소자(101)를 적층하는 수가 많으면 많아질수록 변화량은 적어지므로, 적충하는 수가 검출가능한 범위에 있어서 결정할 필요가 있다.
이상과 같이, 본 발명의 실시예 4∼5에 의하면, 자성박막을 가진 이상홀효과에 의해, 읽어내기 위해서, 기억의 고밀도화를 할 수 있고, 또, 재생용의 전류선과 전압선의 일부를 공통화하거나, 전류선과 전압선의 적어도 한편은 기록에 사용하거나, 적충된 동일위치의 자성박막 메모리소자의 재생용의 전압선을 공통화하거나 해서, 선의 수가 저감되어서 구성이 간략화되어, 메모리의 집적도가 각별히 향상된다.
더욱이, 또, 자성박막 메모리소자와 재생용의 전압선과의 사이에 저항체가 들어있어서, 읽어내기를 해도 좋은 자성박막 메모리소자에의 전류가 제한된다.
또, 컨덴서에 의해 이상홀전압을 저장함으로서, 소비전력이 저감된다.
또한, 전류방향을 동일방향으로서 0, 1의 기록을 할수 있어, 데이터의 전송속도가 향상한다.
또, 펄스전류를 전류선에 흘려 재생을 함으로서, 소비전력이 적게되는 것들의 효과가 있다.
이 발명이 또다른 실시예에 있어서, 자성박막 메모리소자의 1개의 기억단위를 적어도 자성박막과 비선형의 전류-전압 특성을 가진 반도체 소자를 구성한다.
이것에 의해, 노이즈나 소비전력이 메모리소자 수에 너무 의존하지 않고, 대규모인 자성박막 메모리를 공급할 수 있다.
또, 이 발명에 있어서, 자성박막 메모리소자를 행렬상으로 배치하고, 반도체 소자에 의해 읽어내는 메모리소자의 재생신호가 실효적으로 타의 메모리소자를 통하지 않도록 구성한다.
이것에 의해 단일기판상에 대규모인 자성박막 메모리를 형성하고, 높은 S/N을 가진 출력신호를 구할수가 있다.
또, 이 발명에 있어서는, 자성박막 메모리소자를 행열상으로 배치하고, 이것을 복수단으로 적층한다.
이것에 의해, 대규모인 자성박막 메모리를 형성할 수 있다.
또, 이 발명에 있어서는, 기판에 반도체재료를 사용하여 일층째에 능동소자의 성능이 향상하여, 신뢰성이 높은 자성박막 메모리를 형성할 수 있다. 또, 이 발명에 있어서는, 재생신호의 읽어내기 방법에, 바이어스자계의 변화에 의한 동적인 신호를 사용한다.
이것에 의해, 메모리소자의 저항의 온도특성의 보상을 하지 않고, 간단한 회로구성으로, 자성박막 메모리를 구성할 수가 있다.
실시예 6
이하, 이 발명의 실시예 6을 도면에 의해 설명한다.
더욱이, 각 도면에 있어서, 종래의 장치와 대응하는 부분에는 동일부호를 붙여서 설명한다.
제19도는 자성박막 메모리중의 하나의 기록단위의 사시도다.
도면에서, 센스(212b)상의 일부에 반도체 소자 예를 들면 다이오드(220)220a는 p형 반도체, 220b는 n형 반도체로 된 PN접합 다이오드)를 형성하고, 또다시 PN접합 다이오드(220a)에 접하도록, 자성박막(201b), 금속박막(202) 및 자성박막(201a)을 센스선(212b)에 절연체(219a)를 통해서 형성하고, 자성박막 메모리소자(211A)를 구성한다.
또, 자성박막 메모리소자(211A)의 타단을 센스선(212a)에 접속한다. 센스선(212a)은 센스선(212b)과 절연체(219a)에 의해 전기적으로 절연되어 있다.
또, 자성박막(210a)상에 절연체(219b)를 통해서 워드선(203)이 횡단하고 있다.
제20도는 제19도의 자성박막 메모리소자(211A)를 사용한 예를 들면 4비트×4비트의 자성박막 메모리의 회로도이다.
여기서, (217a),(217b)는 센스선(212)을 선택하는 스위칭소자, (218)은 워드선(203)을 선택하는 스위칭소자, (221)은 재생출력의 증폭기다. 다음은 동작에 관해서 설명한다.
제20도상의 사선으로 표시한 자성박막 메모리소자(211A)를 기록하는 경우에 관해서 기술한다.
자성박막(201a)의 자화용이축방향(250)은 제21도에 표시한 것 같이 종래예의자화 곤란축방향이다.
우선, 스위칭소자(217a3),(217b3)은 온하고, 기록전류(Irs)(270)(제22도)를 센스선(212)에 흘린다.
이 전류에 의해 발생하는 자계 (Hsf)(266)(제22도)의 방향(251)으로 기운다.
이 기록전류(Irs)(270)를 충분히 흘린상태를 제22도에 표시한다.
다음에 스위칭소자(218)를 온하고, 스위칭소자(214)로 워드선(203)에 흐르는 전류의 방향을 결정한다.
이 워드선(203)에 흐르는 전류에 의해 발생하는 자계(Hex)(260)(제23도)는 자화 용이축방향(250)에 평행이므로, 워드선(203)에 흐르는 전류(Irw)(261,271
)의 방향에 의해 자화의 방향(252a)을 결정할 수가 있다.
이 상태를 제23도에 표시한다.
최후에 스위칭소자(217a),(217b),(218)를 오프하여 자성박막(201a)에 대한 인가자계를 제거하면, 자화방향(252a)은 자화용이축방향(250)의 어느방향으로 향한다.
이 상태를 제24도에 표시한다.
단, 제24도(a),(b)는 각각 제23도(a),(b)에 대응한다.
다음은 제20도 상의 사선의 자성박막 메모리소자(211A)를 재생하는 경우에 관해서 기술한다.
재생동작에 들어가기 전의 자성박막 메모리소자(211A)의 상태는 제24도(a) 또는 (b)의 상태에 있다.
재생동작을 기록과 같이 스위칭소자(217a),(217b)를 온하며, 자성박막(201a)에 바이어스 자계를 인가한다.
단지 이때 센스선(212a)에 흘리는 전류(Irs)(270)는 기록시보다 적게 된다.
이 상태를 제25도에 표시한다.
단, 제25도(a)와 (b)는 각각 제24도(a),(b)에 대응한다.
다음에 스위칭소자(218)를 온하고 한 방향으로 워드선(203)에 전류(271)를 흘리면, 제8도에 표시한 것같은 자화상태가 된다.
이 제26도(a),(b)는 제24도, 제25도의 (a),(b)에 대응한다. 이것은 센스선(212a)에 흐르는 전류에 대해서 자화의 방향(252a)이 이룬 각이 기록상태의 틀림으로 인해 다르게 되기 때문에 자기 저항효과에 의해 저항의 차로서 기록상태를 아는 것을 뜻한다.
여기서 워드선(203)에 흘리는 전류를 스탭상으로 하면, 자성막 메모리소자(211A)의 저항은 스탭상으로 변화한다.
이것은, 제27도(a),(b)는 제26도(a),(b)에 대응한 것으로, 제27도(c)는 워드선(203)의 전류를 표시한다.
이때 제20도상의 X점에 있어서의 전위는, 기록자화가 제24도(a)의 경우, 제28도(a)에 표시한 것같이, 아래에 피크를 가진 파형으로 되어, 한편, 기록자화가 제24도(b)의 경우, 제28도(b)에 표시한 것같이, 상이 피크를 가진 파형으로 된다.
이 신호의 교류부분을 증폭기(221)로 증폭하여 소정의 재생출력을 구한다.
제20도에 있어서, 각 자성박막 메모리소자(211A)에 다이오드(220)를 집어 넣어 있는 이유를 이하에 설명한다.
다이오드(220)를 제외했을 경우의 간략화한 회로도를 제291도에 표시한다.
단, Sij는 제20도의 각 자성박막 메모리소자에 상당한다.
이 경우, 센스선 (212a),(212b)에 접속되어 있는 자성박막 메모리소자는 S이외에도 예를들면 S,S,S를 통과하는 등 자성박막 메모리소자(203)를 경유하면 회로가 다수 존재한다.
이 회로는, 액세스한 자성박막 메모리소자에 대해서 병렬로 들어가기 때문에, 메모리구성이 대규모로 될수록 합계의 인피던스는 적어지고, 소비전력은 크게되어 더구나 노이즈가 증가한다.
이에 대하여, 본 실시예와 같이 다이오드(220)를 자성박막 메모리 소자(211A)에 직렬로 삽입하며, 병렬로 들어가는 회로는 존재하지 않으므로, 기본적으로는 메모리구성을 아무리 대규모로 해도 소비전력이나 노이즈는 변하지 않는다.
실시예 7
상기 실시예에서는, 평면구조에 대해서 표시했지만 이 구조를 다층화함으로서 일층 대규모 메모리는 실현할 수가 있다.
또 자성박막 메모리소자의 배선을 3차원으로 배치하는 방법도 있다.
이에 대해서 제30도에 의해 설명한다.
자성박막 메모리소자(211A) 및 다이오드(220), 워드선(203), 센스선(212a)를 형성하고 다이오드(220)의 n형 반도체의 PN접합 다이오드(220b)에 접하도록 스루홀을 열어, 센스선(212b)을 매꾸어 간다.
단, 제30도에 있어서 비워진 공간은 절연체 (219a)(219b) 등으로 덮여 있다.
이와 같은 층을 몇 층으로 여러겹으로 쌓아감으로서 대규모 메모리를 형성한다
이 경우, 반도체 기판상의 제1층째에 스위칭소자나 증폭기를 형성하고, 2층째상의 메모리층으로 하면, 특히 좋은 주변회로를 구하는것이 바람직하다.
단 1층째의 빈공간에 메모리를 형성하여도 물론 된다.
또, 이 실시예에서는 센스선(212b)을 슬루홀에 삽입하지만 다른 배선이라도 된다.
실시예 8
또, 이상의 실시예 6,7에서는 읽어내기에 자기저항효과를 사용하고 있었지만 읽어내기에 이상홀효과를 사용해도 좋다.
이하 도면에 의해 설명한다.
제31도는 자성박막 메모리소자(211B)에 전류(Irs)(270)를 흐르게 한 것이다.
여기서는 자성박막 메모리소자(211B)에 TbHoCo 등의 수직자화막을 사용하고 있다.
도면중 제31도(a)는 자화의 방향이 상향, 제31도(b)는 하향이다. 이때, 전류(Trs)(270)가 자화방향으로 직각방향에 전압(V)이 발생하지만,자화의 방향에 의해 정부가 역으로 된다.
이 이상홀효과를 사용한 자성박막 메모리소자(211B)를 제32도에 그 메모리회로의 일부를 제33도에 표시한다.
제32도, 제33도는 각각 거의 제19도, 제20도에 대응하지만, 본 실시예에서는 자성박막 메모리소자(211B)에 수직자화막을 사용하고 있기 때문에, 워드선(203)에서 발생하는 자계중 자성박막 메모리소자(211B)의 가로에 접근 시켜서 배치하고 있다.
동작원리는, 자기저항효과를 사용한 실시예와 같다.
단, (280)은 자성박막 메모리소자(211B)의 전위를 그라운드(ground)를 내리는 그라운드 선이다.
이상의 실시예 6∼8에서는, 자성박막 메모리소자(211A),(211B)부분이 자성박막(201a), 금속박막(202), 자성박막(201b)의 3층 구조로 되이써, 기록 및 재생시에 센스선(212)에 흐르는 전류에 의해 본디의 전류로 자계가 걸리는 소위 셀프바이어스 방식에 관해서 기술했지만, 센스선(212)에 접속되는 자성박막 메모리소자를 자성박막(201a) 1층으로 하여 바이어스선을 별도로 설치해도 좋다.
이때의 자성박막 메모리소자(211c)의 단면도를 제34도에 표시한다. 센스선(212a),(212b) 자성박막(201a)의 하측에 절연체(219)를 통해서 바이어스선(281)을 시설하고, 전술의 실시예에 있어서 자계(HSf)(266)를 이 바이어스선(281)에 흐르는 전류에 의해 구한다.
또, 이상의 실시예 6∼8에 있어서 워드선(203) 및 바이어스선(281)은 각 자계박막에 대해서 1가닥이 대응하고 있지만, 자성박막 메모리소자에 대해서 거의 대칭한 위치에 한가닥 더 설치하여 한쌍으로 자계박막 전체에 필요량의 자계를 인가하는 것이 쉬워진다.
이 경우 한쌍의 각각은 역방향으로 전류를 흘리게 된다.
워드선을 한쌍으로 했을시에 제19도에 대응한 단면도를 제35도에 표시한다.
도면중(203a),(203b)가 한쌍의 워드선이며, (211D)가 자성박막 메모리 소자이다.
또, 이상의 실시예 6∼8에서는, 자성박막 메모리소장 직렬로 다이오드(220)를 이었지만은, 센스선(212b)에서 센스선(212a)으로 향해서 전류가 흐르지 않으면 되므로 그것을 실현하는 방법이면 된다.
예를들면, 반도체 소자로서 다이오드 대신에 트랜지스터로 해도 같은 효과를 발휘한다.
또, 상술의 실시예에서는, 기록한 정보를 읽어내는 수단으로서 박막 자성체의 자성저항효과는 또는 이상홀 효과를 사용했지만 이상 자기저항효과를 사용해도 좋다.
또, 상술의 실시예에서는, 기록선 즉 워드선(203)의 바로 아래에 자성박막 메모리소자를 형성했지만, 기록선의 바로 위에 형성해도 된다.
또다시 자성박막 메모리를 구성하는 전류선 즉 워드선(203), 센스선(212)을 초전도선으로 형성해도 된다.
이상과 같이, 본 발명에 의하면, 복수의 자성박막 메모리소자의 한개의 기억단위가 적어도 자성박막과 전기저항이 인가전압의 정부, 대소에 의존하는 성질을 가진 반도체 소자로 구성되어 있어, 노이즈나 소비전력이 메모리소자수에 지나치게 의존하지 않고, 대규모인 메모리를 공급할 수 있다는 효과를 나타낸다.
또, 이 발명의 실시예 6∼8에 의하면, 자성박막 메모리소자의 기록단위를 행열상으로 배열하고, 그리고 반도체소자에 의해 읽어내기 자성박막 메모리소자의 재생신호가 실효적으로 다른 자성박막 메모리소자를 통과하지 않도록 한 것으로, 단일기판상으로 대규모인 메모리를 형성하고, 높은 S/N을 가진 출력신호를 구할 수 있다는 효과를 나타낸다.
또, 이 발명의 실시예 6∼8에 의하면, 자성박막 메모리소자의 기록단위를 3차원에 배치함으로서 대규모인 메모리를 형성할 수 있다는 효과를 낸다.
또, 이 발명의 실시예에 의하면, 기판에 반도체재료를 사용하여 1층째에 능동소자를 형성하고, 메모리층을 상층에 배치하도록 했기때문에, 능동소자의 성능을 향상시켜, 신뢰성이 높은 자성박막 메모리를 형성할 수 있는 효과를 낸다.
또, 이 발명의 실시예 6∼8에 의하면 재생신호의 읽어내기 방법에 바이어스 자계의 변화에 의한 동적인 신호를 사용했기 때문에 저하된 온도특성의 보상등을 하지 않고 간단한 회로구성으로 자성박막 메모리를 구성할 수 있는 효과를 나타낸다.
실시예 9
이하, 본 발명의 실시예를 도면 제36도∼제49도를 참고하여 설명한다. 제36도는 실시예 9에 의한 자성박막 메모리의 구성을 표시하며, 301aa∼301cc 는 메트릭상으로 형성된 9개의 자성박막 메모리소자, 302a∼302c, 303a∼303c, 304a∼304c, 530a∼530c, 306, 307은 트랜지스터로된 스위치, 308은 컨덴서, 309는 작동증폭기(operation amplifier)등의 증폭기다.
또, V1,V2는 정의 전압선, GND는 접지를 표시한다.
다음은, 상기 구성의 자성박막 메모리의 기록방법에 관해서 설명한다.
기록은, 각 자성박막 메모리소자(이하 메모리소자라 칭함)(301aa∼301cc)의 자화방향을 상향 또는 하향으로 함으로서 달성된다.
여기서는, 상향의 자화방향을 2진값(binary bariable)적으로 디지틀 정보의「0」로 대응시켜, 하향의 자화방향을 「1」에 대응시킨다.
다음에, 예를들면, 메모리소자(301ac)의 자화방향을 상향으로 써넣음으로써 「0」의 기록을 행할 경우에 관해서 설명한다.
제36도에 있어서, 기록에 관계되는 선은 굵은 선으로 표시하고 있다.
기록이 이루어지지 않을때에는, 스위치(304a∼304c,305a∼305c)는 모두 오프로 되어있고, 굵은 선부분에 전류는 흐르지 않는다.
여기서, 스위치(304a,305c)를 온으로 하고, 스위치(306)를 온으로 하면, 메모리소자(1ac)의 근처의 굵은선 부분에는 제37도에 표시힌 것같이 전류(iX,iy)가 흐른다.
직류전류(iX,iy)는 거의 같이 되도록 기록선의 저항을 설정해 있고, 암페어 법칙에 의해 직류전류(iX,iy)의 주위에는 자계가 발생한다.
직류전류(iX)가 메모리소자(301ac,301bc)의 각각에 작용하는 자계는 근사적인 HX,2HX,HX이다.
자성박막의 보자력을 Hc라 하면,
HXHC 또한 2HXHC
를 만족하도록 V2를 조절해두면, 메모리소자(301ac)만을 선택적으로 상향으로 자화시킬수가 있다.
또, 메모리소자(301ac)에 「1」를 기록하기 위해서 하향으로 자화시킬 경우에는, 스위치 (304a,305c)를 온하는동시에, 스위치(307)를 온하면 된다.
다른 메모리소자에서의 기록도 똑같이 이룰수가 있다.
다음은, 재생방법에 관해서 설명하기 전에, 이상홀효과에 관해서 간단하게 기술한다.
이상홀효과라 함은 강자성테나 페리자성체에 전류를 흐르게 했을 때 생기는 현상이며, 전류방향과 자화방향과의 수직인 방향의 전압이 생긴다.
이 경우, 제39(a)(b)에 표시한 것같이 자화방향이 반전하면, 생기는 전압도 반전한다.
다음에, 이 이상홀효과를 이용한 자성박막 메모리의 재생방법에 관해서 설명한다.
예를들면, 메모리소자(301ac)의 정보를 읽어낼 경우에는, 우선 스위치(302a)를 온하면, 메모리소자(301aa,301ab,301ac)에 제36도에 있어서 위에서 아래에 전류가 흘러 이 상태에서 메모리소자(301ac)의 가로방향의 양단전극(α,β)의 전위치를 측정하면, 원리적으로는 그 자화방법을 재생할 수가 있다.
그러나, 메모리소자의 형상이나 전극의 위치등에 작성시에 변화가 있으면, 이 전위치가 바이어스 전압이 되어 신호에 겹치기 때문에, 에러의 원인이 된다.
이상홀전압은 인가전압의 1% 정도이므로, 소자형상도 정밀도가 요구되어, 특히 고밀도화가 발전되어 소자형상이 1㎛ 정도가 되면, 고도의 공정기술이 필요하다.
예를들면, 제39도에 표시한 것같이 읽어내기 전극(α,β)의 위치가 중심에서 어긋나면, β의 축이 α보다 고전위가 되도록 바이어스 전압이 발생한다.
상기 바이어스 전압에 대한 대책으로서, 재생시에 자화의 변화를 이용하여 읽어내는 방법에 관해서 기술한다.
제40도는 메모리소자(301ac)의 기록상태를 읽어낼때의 각 스위치의 개폐동작의 타이밍도를 표시한다.
챠트에 표시하지 않은 스위치는, 모두 오픈상태에 있다.
우선, 시작(t0∼t3)에 있어서는, 스위치(302a),(303c)가 닫여져, 메모리소자(301ac)는 재생상태에 있다.
특히, t1∼t2에 있어서는 스위치(304a),(305c),(306)도 닫여져, 메모리 소자(301ac)에는 상향의 자계(2Hx(HC)가 인가된다.
따라서, 메모리소자(301ac)의 자화의 초기상태가 상향일때에는 자계에 의해 자화방향은 변화하지 않고, 「0」가 재생된다.
한편, 초기상태가 하향일때는, 보자력(Hc) 이상의 자계(2HX)가 상향으로 작용함으로, t1∼t2에 있어서 자화는 상향으로 반전한다.
이 반전은 재생신호의 변화로서 검지되어 「1」이 재생하게 된다.
그러나 「1」이 재생되었을 때에는, 재생이전의 하향의 자화방향을 잃어 버리므로 다시 하향의 자계를 부여하여 재생 이전의 자화상태로 돌릴 필요가 있다.
이 때문에, t1∼t2로 재생신호의 변화가 관측되었을때는, t4∼t5에 있어서 스위치(304a),(305c),(307)를 닫아서 하향의 자계를 인가한다.
이상과 같이, 자화변화에 의한 신호변화를 사용하여 기록된 정보를 재생하므로서 바이어스 전압의 변화가 있어도 오차가 발생하지 않고, 양호한 재생을 행할수가 있다.
이 신호의 변화는 컨덴서(308)와 증폭기(309)에 의해 증폭된다. 실시예 9에 있어서, 메모리소자(301ac∼301cc)에 사용되는 자성박막은 수직자기 이방성을 가지고 있다.
수직 자기이방성을 가진 자성막으로서는 CoCr,Ba 페라이트(ferrite)등의 페리자성체가 있지만, 어느것으로 포화자호(Ms)가 크고, 이것에 의한 반자계를 위해서 수직 자화포화자계(Hs)가 커져, 메모리소자에는 접합치 않다.
예를들면, (1) 식에는 2HxHc인 기록자계(2HX)가 필요하다고 썼지만, 현실적으로는
2HXHS ...(2)
를 만족해야 한다.
이점을 제41도를 사용하여 설명한다.
제41(a)도는 일반적인 수직자기이방성을 가진 자성막(이하, 수직막이라 한다)의 히스테리 루프이다.
세로측은 자화(M), 가로축은 인가한 수직방향의 자계(H)를 표시하고 있다.
도면에서 분명한 것같이, 자화(M)가 세로를 가로지르는 자계에 의해 보자력(HC)이 정의된다.
한편, 포화자계(HS)는 자화가 포화하는 자계로 정의되다.
따라서, 자화를 포화시키기 위해서 필요한 기록자계, 즉(2)식을 만족하는 2HX가, 충분히 큰 재생홀 신호를 얻기 위해서 필요하다.
그런데, 제41(a)도에 표시된 히스테리시스 루프가 기우는 이유는, 자화(M)에 의한 반자계(Hd)가 원인이다.
반자계라함은 제41(b)도에 표시한 것같이 자화(M)가 만들어내는 자계인것으로, 그 방향은 자화하는 것을 방해하는 방향이다.
예를들면, M=0에서는 반자계(Hd)로 제로이며, M=MS(MS는 포화자화)에서는 반자계(Hd)는 최대로 4πMS가 된다.
따라서, 이상적으로는
HS-HC=4πMS ...(3)
가 된다.
자화하는 과정이 복잡한 경우에는 (3)식이 반드시 정확하게 이루어진다고 볼수 없지만, 일반적으로는 HS-HC는 포화자화(MS)가 클수록 커진다. 이상의 이유에서 포화자화(MS)가 적은 수직막은 메모리소자(301aa∼301cc)DP 접합한 재료가 된다.
그래서, 실시예 9에서는, 포화자화(MS)의 값을 작성시에 제어하기 쉬운 RE(회토류)-TM(천이금속)(earth-Transition metal)계 페리자성체를 사용했다.
이 자성체에 있어서는 RE와 TM이 반평행으로 결합되어 있어서, 그 조성비를 바꾸므로서 포화자화(MS)를 제어할 수가 있다.
예를들면, 대표적인 RE-TM 페리자성체인 GdXFel-X의 실온에 있어서 포화자화(MS)의 조성비(x)에 대한 값을 제42도에 표시한다.
X=21%일때 MS는 제로가 되지만, 이때의 조성을 특히 보상조성이라 부른다.
X21%에서는 RE가 과잉되어, 이때의 조성을 RE이 많은라고 부른다.
역으로 X21%에서는 TM이 많은이 된다.
제43도는 같은 재료의 실온에 있어 보자력(Hc)과 포화자화(MS)의 조성비(x)에 대한 의존성을 표시한다.
보자력(HC)은 보상조성 X=21%에 있어 무한대가 되며, 보상조성에서 떨어짐에 따라 감소한다.
이것은, 외부에서 인가하는 자계(Hext)와 자성박막과의 상호작용이 Hext와 MS가 0이기 때문에, Hext와 상호작용하지 않고, HC는 무한대가 되고, 보상조성에서 벗어남에 따라 MS가 커지고, Hext와의 상호작용도 커진다.
따라서, 적은 Hext로 자화반전이 생기므로, HC는 적어진다.
한편, 포화자화(MS)는 보상조성 근처에서 HC와 거의 일치하지만, 보상조성으로부터 벗어나면 HC보다도 큰 값이 되고, 어느값(X1,X2)으로 극소치를 취한다.
따라서, X1,X2근처의 조성을 선택하면 기록자계가 적음으로 끝내, 생전력화가 도모된다.
그런데, 극소치는 RE많음과 TM이 많음으로 각 1개씩 존재하지만, RE많음으로 극소치를 취하는 조성(X2)을 사용하는 편이 유리하다.
이것은 다음의 이유에 의해 TM 많은 막측에 크다.
제44도는 GdXFel-X의 자성박막에 있어서 HS의 온도변화를 표시한다.
이와같이, HS의 온도변화가 적으며, 주위온도 변화에도 기록자계를 변화시킬 필요가 없이, 안전한 기록이 가능하다.
실시예 10
실시예 9에 있어서, 재생시, 기록시에 인가하는 자계로서 막면에 수직인 자계를 사용했지만, 실시예 10에서는 막면에 수직인 자계와 평행한 자계를 사용하여 기록, 재생을 한다.
제45도는 실시예 10에 의해 자성박막 메모리의 구성을 표시하고, 기록에 관계한 선은 굵은선과 점선으로 표시한다.
예를들면, 메모리소자(301ac)에 기록을 할 경우, 스위치(304a),(305c)를 닫고, 「0」의 기록을 할 때 스위치(306)를 닫는다.
이때 메모리소자(301ac)근처의 굵은선, 점선에 흐르는 전류의 상태를 제46도에 표시한다.
제46도에 있어서, 제37도와 다른점은, 전류(iY)가 메모리소자(301ac)의 직선상을 흐르고 있고, 전류(iY)에 의해 메모리소자(301ac),(301ab)의 근처에 생기는 자계(HY)는 막면에 평행이 된다.
즉 메모리소자(301ac)에는, 전류(iX)에 의해 만들어지는 수지인 자계(HX)와 전류(iY)에 의해 만들어지는 막면에 평행한 자계(HY)가 작용한다.
제47도(a),(b)는 각각 막면에 평행한 자계(HY)가 작용하지 않을때와 작용하고 있을때의, 수직자계(HY)의 변화에 대한 자화루프를 표시하고 있다.
도면에서 명백한 것같이, HX와 HY가 작용했을때만 메모리소자의 자화는 HX방향을 향한다.
따라서, 메모리소자(301ab),(301ac)는 자화의 상태를 바꾸지 않지만, 메모리소자(301ac)는 상향으로 기록된다.
더욱이, 아래방향으로 자화시켜서 「1」의 기록을 행하기 위해서는, 스위치(306)대신에 스위치(307)를 닫으면 된다.
다음은, 재생시에 관해서 설명한다.
제48도는 메모리소자(301ac)의 기록상태를 읽을때의 각 스위치의 개폐동작을 표시하는 타이밍도이다.
도시되지 않은 스위치는 모두 열려있다.
시각(t1∼t3)에 있어서 스위치(302a),(303c)를 닫아, 메모리소자(301ac)는 재생상태에 있다.
또, t2∼t2에 있어서는 스위치(305c)를 닫아, 메모리소자(301ac)에 막면에 평행한 자계(HY)가 인가된다.
이것에 의해, 수직방향을 향하고 있던 자화는 조금 면내부 방향으로 기운다.
메모리소자(301ac)에 기록되어 있던 자화방향은 상향이면, 이때 홀 출력신호의 감소가 관찰되며, 자화방향이 하향이면 홀출력신호의 증가가 관찰된다.
이와같이, 홀 출력신호의 증감에 의해, 오프셋트에 영향되지 않는 재생이 가능하다.
실시예 11
실시예 11에 있어서는, 제36도의 메모리소자(301aa∼301cc)로서, Gd25Fe75의 RE리치한 GdFe막을 사용했다.
이 막의 보자력은 Hc=25(Oe)이다.
포화자계는 HS=30(Oe)이다.
메모리소자(301ac)에 기록시키는 경우에는, 스위치(304a),(305),(306)를 닫고(폐), 각 기록선에 여러가지 자계(HX)를 발생시킨다.
15(Oe)≤HX25(Oe)에서는 메모리소자(301ac)만을 기록하는것이 가능하다.
HX15(Oe)라도 메모리소자(301ac)에 기록할 수는 있지만, 재생출력이 급격히 저하하여, HX≤12(Oe)에서는 재생출력이 0이 된다.
HX≥25(Oe)에서는 메모리소자(301ac) 이외는 301aa,301ab,301bc,301cc도 기록되고 만다.
따라서 12(Oe)≤HX25(Oe)라고 하는 적은 기록자계로, 메모리소자(301ac)이외의 기록을 상하게 하는 일이 없이, 충분히 재생출력을 얻을 수 있는 기록을 할 수가 있다.
비교예 1
제36도의 메모리소자(301aa∼301ac)에 Gd27Fe73의 RE리치한 GdFe막을 사용한다.
이 막의 보자력은 Hc=10(Oe)이며, 포화자계는 HS=50(Oe)이다. 메모리소자(301ac)만을 기록시키는 경우에는, 스위치(306),(304a),(305c)를 폐하고, 각 기록선에 여러가지 자계(HX)를 발생시킨다.
HX≥10(Oe)에서는, 메모리소자(301ac) 이외에, 301aa,301ab,301bc,301cc에도 기록되고 말았다.
HX≥5(Oe)에서는, 메모리소자(301ac)도 기록시킬 수가 없었다.
HX≥9(Oe)로 기록했을 경우, 메모리소자(301ac)만을 기록시킬 수가 있었지만, 재생출력은 실시예 9로 15≤HX≤25(Oe)로 기록했을때의 재생출력의 1/10이 됐다.
HX≥9(Oe)에서는 또다시 재생출력이 저하하여, HX≤5(Oe)로 0가 됐다.
따라서, 비교예 1에서는 충분한 재생출력을 구할수 없었다.
비교예 2
제36도의 메모리소자(301aa∼301ac)예, Gd22Fe78의 RE(희토류)가 많은 GdFe 막을 사용했다.
이 막의 보자력은 Hc=200(Oe)이며, 포화자계 HS=200(Oe)이다.
메모리소자(301ac)만을 기록시킬 경우, 스위치(304a)(305c)(306)를 폐하고, 각 기록선에 여러가지 자계(HX)를 발생시켰다.
100(Oe)≤HX≤20(Oe)라는 넓은 범위에서 메모리소자(301ac)만을 기록시킬 수가 있었다.
그러나, 실시예 11과 비교하면, V2는 5배이상 필요하며 전력소비량이 증대했다.
제36도에 있어서 메모리소자(301aa∼301cc)로서, Gd22Fe78의 TM(천이금속)이 많은 GdFe막을 사용했다.
이막의 보자력은 Hc=28(Oe)이며, 포화자계 HS=34(Oe)이다.
메모리소자(301ac)를 기록시키는 경우, 스위치 (304a)(305c)(306)를 폐하고, 각 기록선에 여러가지 자계(HX)를 발생시켰다.
17(Oe)≤HX≥28(Oe)에서는, 메모리소자(301ac)만을 기록시킬 수가 있었다.
HX≤17(Oe)라도 메모리소자(301ac)에 기록시킬수가 있었지만, 재생출력은 급격히 저하하여, HX≥28(Oe)에서는, 메모리소자(301ac)이외에 301aa, 301ab, 301bc, 301cc에도 기록되고 말았다.
따라서, 17(Oe)≤HX28(Oe)의 조건하에서 메모리소자(301ac)이외의 메모리를 손상시키는 일없이, 충분한 재생출력을 얻을 수 있는 기록을 할 수가 있었다.
제36도의 메모리소자(301ac∼301cc)로서 실시예 11에서 사용한 자성박막을 사용하고, 기록자계를 HX=23(Oe)로서 기록, 재생을 온도를 바꾸어서 했다.
그때의 재생출력과 온도의 관계를 제49도에 표시한다.
실시예 11에서 사용한 Gd25Fe75의 RE이 많은 막을 사용할 경우, 5∼60℃에서 재생출력의 변화가 없었다.
이런 일은, 이 온도범위에서 자화가 포화한 상태로 기록이 행하여졌음을 표시하고 있는 것이다.
이에 대하여, 실시예 11에서 사용한 Gd17Fe83의 TM이 많은 막을 사용할 경우에는, 40℃, 60℃로 온도가 상승함에 따라, 재생출력이 저하해가고 있었다.
이것은, 40℃부근에서 HS2HX의 관계를 만족할 수 없게 되어, 자화가 미포화의 상태로 기록된 것을 표시하고 있다.
따라서, RE이 많은 막쪽이 TM이 많은 막보다 온도변화에 대해서 포화자계(HS)의 변화가 적고, 안정한 기록이 가능함을 표시하고 있다.
제36도의 메모리소자(301ac∼301cc)로서, (TbYHol-Y)XCol-X 로 x=26%, Y=30의 RE이 많은 TbHoCo막을 사용했다.
이막이 보자력은 Hc=30(Oe)로 포화자계 HS=38(Oe)이다.
메모리소자(301ac)만을 기록시키는 경우, 스위치(304a,305c,306)를 폐하고, 각 기록선에 여러가지 자계(HX)를 발생시킨다.
19(Oe)≤HX30(Oe)에서는, 메모리소자(301ac)만을 기록할 수가 있었다.
HX19(Oe)라도 메모리소자(301ac)를 기록할수가 있었지만, 재생출력은 급격하게 저하하고, HX≤15(Oe)에서는 재생출력이 0이 됐다.
HX≥30(Oe)에서는, 메모리소자(301ac)외에 301aa,301ab,301cc에도 기록되고 말았다.
따라서 19(Oe)≤HX28(Oe)의 조건하에서, 메모리소자(301ac)이외의 소자를 손상시키는 일없이, 충분한 재생출력이 얻어지는 기록을 행할 수 있다.
이상과 같이 이 발명의 실시예 9∼11에 의하면, 메모리소자로서 희토류와 천이금속의 합금으로된 페리자성체이며, 포화자계가 극소가 되는것을 사용했음으로, 기록시에 필요한 자계가 적어지며, 기록재생시의 전력화가 가능하다.
또, 희토류의 부격자자화를 많게 하고 포화자계의 온도 의존성이 적어, 주위온도에 의하지 않고 안정한 기록이 가능하다.
또, 이 발명에 의하면, 메모리소자의 막면에 수직 및 평행한 자계를 인가하여 정보를 기록하고 있고, 안정한 기록을 할 수가 있다.
또, 이 발명에 의하면, 자성박막 메모리소자의 막면에 수직 또는 평행으로 자계를 인가하고, 이상홀효과에 의한 출력변화에 의해 정보를 재생하고 있어, 바이어스 전압에 의한 오프셋트의 영향을 받지않고 재생할 수가 있어, 상기 소자의 형상이나 인출선을 취부하는 위치의 정도의 마진이 커, 고밀도화를 해도 안정한 재생을 할 수가 있다.
실시예 12
제50도는, 본 발명의 실시예 12를 표시하는 구성도이다.
(404)는 수직 자기이방성을 가진 자화막이며, (405)는 자화막(404)의 막면에 수직인 외부자계 H를 인가하는 신호선으로, 전류(J2)를 흘렸을때, 그 전류 J2에 의해 발생하는 자계의 방향을 B로 표시한다.
이 자계의 방향(B)에 의해 자성막(404)의 위치에서는 H의 방향으로 자계가 생긴다.
자화막(404)에는 외부로부터 정전류(I)를 흘린다.
자화막(404)의 자화(M)와 전류(I)와 이룬 각도는 90。이다.
수직 자기이방성을 가진 자화막(404)으로서는, 페리자성체에서 페리자성체를 사용하는 것이 막내의 반자계가 적고 자계의 검출감도의 점에서 유리하다.
또, 보자력이 적은 것을 제작할 수 있다.
페리자성체로서는, 희토류와 천이금속의 합금이 유리하며, 희토류로서 Gd나 Ho등이 열거되며, 천이금속으로서는, 종래의 Ni,Fe,Co등이 열거된다. 제51도는 실시예 12의 자화막(404)의 자화의 방향과, 신호선(403)에 의한 외부자계(H)와의 관계에 의해, 자기저항 효과가 나타나는 상태를 설명하는 단면도이다.
제51a도, 51b도는 전류(J2)를 흘리지 않고 외부자계(H)가 없을때의 상태에서 자화(M)의 방향이 상향일때 1, 하향일때 0로 한다.
다음에 제51c도, 51d도에 표시한 것같이, 신호선(405)에 전류(J2)를 흘려서, 자화막(4)의 막면에 수직으로 외부자계(H)를 인가한다.
제51c도와 같이 자화(M)의 방향이 외부자계(H)와 같은 방향이면 자화막(403)의 저항이 변화하지 않으나, 제51d도와 같이 자화(M)의 방향이 외부자계(H)와 반대방향 이면은, 외부자계(H)가 자화막(404)의 보자력(Hc)보다도 크게된 시점에서 자화(M)의 반전이 일어나, 반전증은 자화(M)와 전류(I)가 이룬 각도 90。이외로 되며, 펄스상의 저항증가가 일어난다.
자화막(404)의 양단의 전압(V)의 변화가 일어나느냐, 일어나지 않으냐로서 자화(M)의 방향이 판단됨으로, 0이냐 1의 정보가 읽어진다.
이 경우에, 읽어낸 후는 자화막(404)의 자화(M)의 방향은, 외부자계(H)와 같은 방향이 됨으로 자화반전이 일어날 경우에는 다시 써넣는 동작이 필요하다.
실시예 13
제52도는 자화막(404)의 막면방향에 바이어스 자계(Hw)를 인가하는 수단으로서, 자화막(404)의 하부 방향에 워드선(406)을 마련한 구성도이다.
워드선(406)은 자화막(404)에 흐르는 전류(I)와 직교하는 방향에 마련되어 있다.
자화막(404)의 자화(M)는 워드선(406)에 흐르는 전류(J2)에 의해 발생하는 바이어스자계(Hw)에 의해, 바이어스 자계(Hw)방향으로 기울어, 자화 용이축 방향(A)과 각도(ø)를 이룬다.
제53도는 실시예 13의 자화막(404)에 워드선(406)에 의해 바이어스자계(Hw)를 인가했을 때의 자화(M)의 방향의 변화를 표시하는 단면도로서, 제53a도, 제53b도는 워드선(406)에 전류(J1)를 흘렸을 때의 자화의 방향의 변화를 표시하고, 제53c도, 53d도는 이것에 또다시 신호선(405)에 의한 자계(Hb)가 가했을 때의 자계(M)의 방향의 관계를 표시한다.
제53a도, 53b도에서 자화(M)의 방향에 불구하고 자화(M)는 ø만큼 기운다.
한편 신호선(405)에 전류(J2)를 흘리고, 자화막(404)의 막면에 수직으로 바이어스 자계(Hb)를 인가하면, 자화(M)가 하향에서는 전류(I)와 이룬각도 θ(θ=90。-ø:ø는 소)는 커짐으로 자화막(404)의 저항은 감소한다.
자화(M)가 상향에서는 전류(I)와 이룬각도θ(θ=90。-ø:ø는 대)는 적어짐으로 자화막(404)의 저항은 증가한다.
따라서, 저항의 증가, 감소를 자화막(404)의 양단의 전압(V)으로서 검지하는 것으로 자화(M)의 방향을 판단할 수 있어 0이나 1의 정보를 읽어낸다.
도면에서 자화(M)가 하향일때의 0, 상향인때를 1로 표시하고 있다.
실시예 13
제54도는 정보를 기록하는 기록용 자화막(407)에 근접하여 수직 자기 이방성을 가진 자화막(404)를 아래쪽에 설치한 구성도를 표시한다.
여기서, 기록용 자화막(407)은 면내 자기이방성을 가진 자화막이며, 자화용이축(A)는 자화막(404)에 흐르는 전류(I)와 평행하다.
또, 워드선(406)는 자화막(404)에 흐르는 전류(I)와 직교하는 방향으로 설치되어 있다.
자화막(404)의 자화(M)는 상향에 있는 것으로 한다.
기록용 자화막(407)의 자화(M1)의 방향에 의해, 자화막(404)의 자화(M)는 좌 또는 우에 각도(ø)만큼 기울어 있다.
이 M1와 M의 관계를 제55a도, 제55b도에 단면도를 표시한다.
여기서, M1이 우향을 0로 하고, 좌향을 1로 하고 있다.
다음에, 워드선(406)에 미소전류(J1)를 흐르게 했을때의 자화막(404)의 자화(M)의 방향의 변화를 제55c도, 제55d도에 단면도로 표시한다.
전류(J1)에 의해 발생하는 우향의 바이어스 자계(Hw)에 의해, 자화막(404)의 자화(M)와 전류(I)가 이룬 각도가, 기록용 자화막(407)의 자화(M1)가 우향에서는 전류(I)와 이룬각도 θ(θ=90。-ø:는 소)는 커짐으로 자화막(404)의 저항은 감소한다.
자화막(407)의 자화막(M1)이 좌향에서는 자화막(404)의 자화(M)와 전류(I)가 이룬 각도 θ(θ=90。-ø:는 대)는 적게됨으로 자화막(404)의 저항은 증가한다.
따라서, 저항의 증가, 감소를 전압(V)의 변화로서 검지하는 것으로 기록용 자화막(407)의 자화(M1)의 방향을 판단할 수 있어, 0이나 1의 정보를 읽어낸다.
더욱이, 워드선(406)은 기록용 자화막(407)에 정보를 기록하는 기록선으로서 사용하는 것도 가능하다.
또, 상기 실시예에서는, 자화막(404)의 자화(M)는 상향으로 했지만 하향이라도 상관없다.
또, 워드선(406)은, 기록용 자화막(407)의 하방에 설치한 예를 표시했지만, 기록용 자화막의 상방에 설치해도 좋고, 상하관계가 역으로 되도 상관없다.
실시예 14
제56도는 정보를 기록용 자화막(408)의 하방에 수직 자기이방성을 가진 자화막(404)를 설치한 다른예의 구성도를 표시한다.
여기서, 정보를 기록하는 기록용 자화막(408)은 수직 자기이방성을 가진 자화막이다.
워드선(406)은 자화막(404)에 흐르는 전류(I)에 직교하는 방향에 설치되어 있다.
자화막(404)의 자화(M)의 방향은 하향으로 한다.
기록용 자화막(408)으로부터의 발생자계(Hb)는 자화막(404)의 보자력(Hc)보다 적은(HbHc)것으로 하고, 자화막(404)의 자화반전은 발생하지 않은 것으로 한다.
이때의 자화막(404)의 자화(M)와 기록용 자화막(408)의 자화(M2)의 방향의 관계를 제57a도, 57b도에 단면도로 표시한다.
여기서 M2의 방향이 하향을 0, 상향을 1로 하고 있다.
다음은, 워드선(406)에 전류(J2)를 흐르게 했을 때의 자화막(404)의 자화(M)의 방향의 변화를 제57c도, 57d도에 단면도로 표시한다.
워드선(406)에 흐르는 전류(J1)에 의해 발생하는 바이어스 자계(Hw)에 의해, 자화(M)와 전류(I)가 이룬 각도(θ)는 자화막(408)의 자화(M2)의 방향에 의해 다르다.
즉, 자화(M2)의 방향이 하향에서는, 자화막(404)의 자화(M)와 전류(I)가 이룬 각도 θ(θ=90。-ø:는 소)는 크게됨으로 자화막(403)의 저항은 적어지지만, 자화막(408)의 자화(M2)의 방향이 상향에서는, 자화막(404)의 자화(M)와 전류(I)가 이룬 각도 θ(θ=90。-ø:는 대)는 적어짐으로 자화막(404)의 저항은 커진다.
따라서, 자화막(404)의 양단의 전압(V)의 대소는 비교하는 것으로 기록용 자화막(408)의 자화(M2)의 방향을 판단할 수 있음으로, 0이나 1의 정보가 읽어내어 진다.
더욱이, 상기 실시예에 있어서도, 자화막(404)의 자화(M)의 방향이나, 워드선(406), 기록용 자화막(408)의 상하관계가 역으로 되어도 상관없다.
본 발명의 실시예 12∼15는 수직 자기이방성을 가진 자화막의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리에 있어서, 기록한 정보를 읽어내는 수단으로서, 해당 자화막의 자기 저항효과를 이용하는 것으로, 신규인 구성의 기록밀도가 높은 자성박막 메모리를 구성할 수 있다.
또, 정보를 기록하는 자화막의 자화의 방향이, 수평, 수직방향의 어느것에도 불구하고, 그 자화막에 접근하여 수직 자기이방성을 가진 자화막을 배치하는 것으로, 수직 자기이방성을 가진 자화막의 자기저항 효과를 이용할 수가 있으며 새로운 구성의 기록밀도와 높은 자기박막 메모리를 구성할 수 있다.
그 결과 정보를 기록한 자화막에 대해서 수직인 자계에 관해서도 감도좋게 검출할 수 있고, S/N비의 좋은 읽어내기가 가능하며, 기록의 고밀도화가 달성할 수 있는 효과를 낸다.

Claims (27)

  1. 박막 자성체의 자화방향에 의해 정보를 기록하며, 서로 직교하는 재생 또는 기록용의 전류선과 전압선에 연결되어 있는 자성박막 메모리 소자에 있어서, 상기 박막 자성체는 수직 자기 이방성을 가지는 자성박막이며, 기록된 정보를 독출하는 수단으로서 박막 자성체의 이상(異常)을 효과를 이용하는 것을 특징으로 하는 자성박막 메모리소자.
  2. 제1항에 있어서, 상기 자성박막 자성체로서 수직 자기 이방성을 갖는 페리 자성박막을 사용하는 것을 특징으로 하는 자성박막 메모리소자.
  3. 제2항에 있어서, 상기 페리 자성박막은 희토류와 천이금속의 합금을 사용한 것을 특징으로 하는 자성박막 메모리소자.
  4. 제3항에 있어서, 상기 페리 자성박막으로서 희토류의 부격자 자화가 많으며, 포화자계가 극소가되는 조성을 갖는 페리자성 수직 가능막을 사용하는 것을 특징으로 하는 자성박막 메모리소자.
  5. 제3항에 있어서, 희토류로서 Gd 또는 Ho중 적어도 하나를 포함하는 것을 특징으로 하는 자성박막 메모리소자.
  6. 복수의 자성박막 메모리소자를 연결하여 이루어지는 자성박막 메모리에 있어서, 각 자성박막 메모리소자가 재생용의 전류선과 전압선에 의해 연결되어 있으며, 상기 전류선과 전압선이 서로 직교하는 것을 특징으로 하는 자성박막메모리.
  7. 제6항에 있어서, 전류선에 평행으로 기록선(X), 전압선에 평행하게 기록선(Y)이 설치되고 전기 기록선(X,Y)이 자성박막 메모리소자에 대해서 발생하는 자계를 각각 HX,HY로 하고, 메로리 소자의 보자력을 Hc로 했을때,
    HXHC
    또한 HYHC
    또한 HY+HYHC
    를 만족하는 것을 특징으로 하는 자성박막 메모리.
  8. 박막자성체의 자화의 방향에 의해 정보를 기록하고, 그 박막자성체에는 수직자가 이방성을 가지는 자성박막을 이용하며, 기록된 정보를 독출하는 수단으로서 이상홀 효과를 이용하고, 통전에 의해 이상홀 전압을 출력하는 자성박막 메모리소자를 이용한 자성박막 메모리에 있어서, 이 박막 자성체와 접속된 3개의 단자를 가지며, 이 3개의 단자중 1개의 재생용 전류를 공급하는 전류선, 1개를 재생용 이상홀전압을 검출하는 전압선, 나머지 1개를 접지하여 전류선과 전압선의 양쪽으로 이용하는 것을 특징으로 하는 자성박막 메모리.
  9. 제8항에 있어서, 상기 재생용의 잔류선과 전압선중 하나를 기록선으로 사용하는 것을 특징으로 하는 자성박막 메모리.
  10. 제8항에 있어서, 자성박막 메모리가 수직방향으로 적층되어 있고, 동일 위치에 적층된 자성박막 메모리소자의 재생용의 전압선이 공통으로 접속되어 있는 것을 특징으로 하는 자성박막 메모리.
  11. 제8항에 있어서, 상기 자성 박막 메모리소자의 재생용의 전압선과의 사이에 저항체를 삽입한 것을 특징으로 하는 자성박막 메모리.
  12. 제11항에 있어서, 상기 자성박막 메모리소자의 출력의 이상홀 전압을 축전하기 위한 콘덴서를 구비 하는 것을 특징으로 하는 자성박막 메모리.
  13. 박막 자성체의 자화의 방향에 의해 정보가 기록되고 통전에 의해 이상홀 전압을 출력하는 청구항 제8항기재의 자성박막 메모리의 기록방법에 있어서, 재생용 전류선과 전압선중 일측을 기록선으로 설정하여 설정된 전류선 또는 전압선에 전류를 흘려 자성박막 메모리에 데이터를 기록하는 것을 특징으로 하는 자성박막 메모리의 기록방법.
  14. 박막 자성체의 자화의 방향에 의해 정보가 기록되고 통전에 의해 이상홀 전압을 출력하는 자성박막 메모리소자를 이용한 기록방법에 있어서, 2비트 정보0 및 1의 각각을 기록하는 대응된 기록선을 설치하고, 각각의 기록선에 흐르는 전류방향을 동일방법으로 하여 상기 0 및 1을 기록시키는 것을 특징으로 하는 자성박막 메모리의 기록방법.
  15. 박막 자성체의 자화의 방향에 의해 정보가 기록되고 통전에 의해 이상홀 전압을 출력하는 자성박막 메모리소자를 이용한 자성박막 메모리에 있어서, 재생용 전류선에 펄스전류를 인가하여 전압선에 여기되는 이상홀 전압을 재생신호로서 독출하는 것을 특징으로 하는 자성박막 메모리의 재생방법.
  16. 수직 자기 이방성을 가지는 박막 자성체의 수직방향의 자화방향으로 정보를 기록하는 수단으로서 이용한 자성박막 메모리에 있어서, 그 기록된 정보를 독출하는 수단으로서 상기 박막 자성체에 외부에서 자계를 인가할때 박막 자성체의 수직방향으로의 자화방향의 변화에 수반하는 저항치의 변화 또는 자기 저항효과를 이용하는 것을 특징으로 하는 자성박막 메모리.
  17. 박막 자성체의 수직방향 혹은 면내방향의 자화방향을 정보를 기록하는 수단으로서 이용한 자성박막 메모리에 있어서, 그 기록된 정보를 독출하는 수단으로서 상기 박막 자성체에 인접한 수직자기 이방성을 가지는 또 하나의 박막자성체를 이용하고, 외부에서 자계를 인가할 때, 또 하나의 박막 자성체의 수직방향으로의 자화 방향의 변화에 수반하는 저항치의 변화 또는 자기 저항효과를 이용하는 것을 특징으로 하는 자성박막 메모리.
  18. 제16항과 제17항중 어느 한 항에 있어서, 상기 박막 자성체로서 수직 자기이방성을 갖는 페리 자성박막을 사용하는 것을 특징으로 하는 자성박막 메모리.
  19. 박막 자성체의 자화방향에 의해 정보를 기록하는 자성박막 메모리소자를 복수개 갖는 자성박막메모리에 있어서, 상기 자성박막 메모리소자의 1개의 기억단위가 자성박막과 비선형의 전류-전압 특성을 갖는 반도체소자로 구성되어 있는 것을 특징으로 하는 자성 박막 메모리.
  20. 제19항에 있어서, 상기 자성박막 메모리소자가 행렬(行列)형상으로 배치된 것을 특징으로 하는 자성박막 메모리.
  21. 제20항에 있어서, 상기 자성박막 메모리가 복수단으로 적층된 것을 특징으로 하는 자성박막 메모리.
  22. 기판상에 반도체재료로 형성된 능동소자와, 이 기판상에 절연체를 통해 적층된 박막자성체의 자화방향에 의해 정보를 기록하는 자성박막 메모리소자를 구비하며, 상기 능동소자와 자성박막 메모리소자가 배선재료에 의해 접속되어 있는 것을 특징으로 하는 자성박막 메모리.
  23. 박막 자성체의 자화의 방향에 의해 정보를 기록하는 자성박막 메모리소자를 복수개 갖는 자성박막 메모리의 재생방법에 있어서, 자성박막에 바이어스자계를 인가하는 것에 의해 자성박막 메모리소자의 출력변화를 독출하여 정보를 읽어내는 것을 특징으로 하는 자성박막 메모리의 재생방법.
  24. 제16항, 제17항 및 제23항중 어느 한 항에 있어서, 상기 박막 자성체의 막면에 수직으로 바이어스자계를 인가하여, 기록된 정보를 독출하는 것을 특징으로 하는 자성박막 메모리의 재생방법.
  25. 제23항에 있어서, 자성박막 메모리소자의 막면에 수직으로 자계를 인가하여 이상홀효과에 의해 해당 자성박막 메모리소자에 생기는 신호변화를 관측하여 기록정보를 읽어내는 것을 특징으로 하는 자성박막 메모리의 재생방법.
  26. 제23항에 있어서, 자성박막 메모리소자의 막면에 평행으로 자계를 인가하여 이상홀 효과에 의해 해당 자성박막 메모리소자에 생기는 신호의 변화를 관측하여 기록정보를 읽어내는 것을 특징으로 하는 자성박막 메모리의 재생방법.
  27. 자성박막 메모리소자의 막면에 수직 및 평행한 자계를 인가하여 상기 수직인 자계의 방향에 의해 2차적인(binary valuable)기록정보를 결정하는 것을 특징으로 하는 자성박막 메모리의 기록방법.
KR1019920003622A 1991-03-06 1992-03-05 자성박막 메모리 및 그 기록 · 재생 방법 KR970009765B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP3989191 1991-03-06
JP91-39891 1991-03-06
JP91-116415 1991-05-22
JP3116415A JPH04344383A (ja) 1991-05-22 1991-05-22 磁性薄膜メモリおよびその読み出し方法
JP91-119780 1991-05-24
JP3119780A JPH04345987A (ja) 1991-05-24 1991-05-24 磁性薄膜メモリおよびその記録,再生方法
JP91-181393 1991-07-23
JP3181393A JPH0528748A (ja) 1991-07-23 1991-07-23 磁性薄膜メモリ
JP3324277A JPH05159562A (ja) 1991-12-09 1991-12-09 磁性薄膜メモリ及びその記録方法並びにその再生方法
JP91-324277 1991-12-09

Publications (2)

Publication Number Publication Date
KR920018653A KR920018653A (ko) 1992-10-22
KR970009765B1 true KR970009765B1 (ko) 1997-06-18

Family

ID=27522051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003622A KR970009765B1 (ko) 1991-03-06 1992-03-05 자성박막 메모리 및 그 기록 · 재생 방법

Country Status (4)

Country Link
US (1) US5361226A (ko)
EP (1) EP0507451B1 (ko)
KR (1) KR970009765B1 (ko)
DE (1) DE69225920T2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420819A (en) * 1992-09-24 1995-05-30 Nonvolatile Electronics, Incorporated Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6064083A (en) * 1995-04-21 2000-05-16 Johnson; Mark B. Hybrid hall effect memory device and method of operation
MY121607A (en) * 1995-07-10 2006-02-28 Hyundai Curitel Inc Grid moving method of object image and apparatus using the same and compaction/motion estimation method using the same and apparatus thereof
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5748519A (en) * 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5900728A (en) * 1997-03-20 1999-05-04 International Business Machines Corporation Alternating current magnetic force microscopy system with probe having integrated coil
US5900729A (en) * 1997-03-20 1999-05-04 International Business Machines Corporation Magnetic force microscopy probe with integrated coil
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
JP3679593B2 (ja) * 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6872993B1 (en) * 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6178111B1 (en) 1999-12-07 2001-01-23 Honeywell Inc. Method and apparatus for writing data states to non-volatile storage devices
WO2001067459A1 (en) * 2000-03-09 2001-09-13 Lienau Richard M Method and apparatus for reading data from a ferromagnetic memory cell
US6396733B1 (en) 2000-07-17 2002-05-28 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6493258B1 (en) 2000-07-18 2002-12-10 Micron Technology, Inc. Magneto-resistive memory array
US6724654B1 (en) * 2000-08-14 2004-04-20 Micron Technology, Inc. Pulsed write techniques for magneto-resistive memories
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6363007B1 (en) 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
DE10056159C2 (de) * 2000-11-13 2002-10-24 Infineon Technologies Ag MRAM-Anordnung mit Auswahltransistoren großer Kanalweite
JP2002269968A (ja) * 2001-03-13 2002-09-20 Canon Inc 強磁性体メモリの情報再生方法
US6794862B2 (en) * 2001-05-08 2004-09-21 Ramot At Tel-Aviv University Ltd. Magnetic thin film sensor based on the extraordinary hall effect
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003196973A (ja) 2001-12-21 2003-07-11 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6956763B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
WO2005060657A2 (en) * 2003-12-15 2005-07-07 Yale University Magnetoelectronic devices based on colossal magnetoresistive thin films
US7129098B2 (en) 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7379321B2 (en) * 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US9202544B2 (en) 2011-08-02 2015-12-01 Ramot At Tel Aviv University Ltd. Multi-bit magnetic memory cell
US9293160B1 (en) 2015-02-06 2016-03-22 HGST Netherlands B.V. Magnetic stabilization and scissor design for anomalous hall effect magnetic read sensor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA720985A (en) * 1965-11-02 M. Bradley Edward Magnetic thin film memory
NL113856C (ko) * 1960-12-01
NL280736A (ko) * 1961-07-10
US3521255A (en) * 1967-07-25 1970-07-21 Northern Electric Co Nondestructive memory with hall voltage readout
GB1270541A (en) * 1968-10-24 1972-04-12 Standard Telephones Cables Ltd Magnetic storage films and methods of making same
US3701126A (en) * 1971-01-04 1972-10-24 Honeywell Inf Systems Static non-destructive single wall domain memory with hall voltage readout
JPS4965742A (ko) * 1972-10-26 1974-06-26
US4042341A (en) * 1973-10-15 1977-08-16 General Electric Company Magnetic films of transition metal-rare earth alloys
US4114191A (en) * 1977-04-11 1978-09-12 Sperry Rand Corporation Bubble domain structuring in bubble domain memory plane
US4198689A (en) * 1978-08-30 1980-04-15 Bell Telephone Laboratories, Incorporated Garnet magnetoresistive sensor for magnetic fields
GB2039431A (en) * 1979-01-11 1980-08-06 Honeywell Inc Thin film memory
US4280194A (en) * 1979-11-26 1981-07-21 International Business Machines Corporation Parametric bubble detector
US4455626A (en) * 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US4550389A (en) * 1983-08-15 1985-10-29 Litton Systems, Inc. Apparatus and method for switching a magnetic domain lens
US4791604A (en) * 1984-02-15 1988-12-13 Joseph J. Bednarz Sheet random access memory
US4897288A (en) * 1987-01-28 1990-01-30 Honeywell Inc. Vialess shorting bars for magnetoresistive devices
JPH02247889A (ja) * 1989-03-20 1990-10-03 Matsushita Electron Corp 記憶媒体
US5025416A (en) * 1989-06-01 1991-06-18 The United States Of America As Represented By The Secretary Of The Navy Thin film magnetic memory elements
US5075247A (en) * 1990-01-18 1991-12-24 Microunity Systems Engineering, Inc. Method of making hall effect semiconductor memory cell

Also Published As

Publication number Publication date
EP0507451B1 (en) 1998-06-17
US5361226A (en) 1994-11-01
EP0507451A2 (en) 1992-10-07
DE69225920D1 (de) 1998-07-23
KR920018653A (ko) 1992-10-22
DE69225920T2 (de) 1998-10-15
EP0507451A3 (en) 1993-09-08

Similar Documents

Publication Publication Date Title
KR970009765B1 (ko) 자성박막 메모리 및 그 기록 · 재생 방법
US5448515A (en) Magnetic thin film memory and recording/reproduction method therefor
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
US5343422A (en) Nonvolatile magnetoresistive storage device using spin valve effect
EP1320102B1 (en) Magnetic random access memory and method of operating the same
US5347485A (en) Magnetic thin film memory
US4791604A (en) Sheet random access memory
KR100397246B1 (ko) 강자성gmr재료및그형성방법
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
Raffel et al. Magnetic film memory design
JPH09139068A (ja) 情報の記録・再生方法および情報記憶装置
JP2003188358A5 (ko)
JP3169233B2 (ja) 磁気抵抗効果を有する磁気読取りヘッド
US5864498A (en) Ferromagnetic memory using soft magnetic material and hard magnetic material
JP2003197875A (ja) 磁気記憶装置
JP2911312B2 (ja) 磁性薄膜メモリおよびその記録方法
JP3634761B2 (ja) 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
JPH11163436A (ja) 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
Wang et al. Design, simulation, and realization of solid state memory element using the weakly coupled GMR effect
JP3891511B2 (ja) 磁性薄膜メモリ及びその記録再生方法
JP2000113666A (ja) 磁性薄膜メモリ素子および磁性薄膜メモリ
KR20030011228A (ko) 자기저항효과막 및 그를 이용한 메모리
JP2003031773A (ja) 磁気メモリ素子及びその記録方法、並びにその磁気メモリ素子を用いたメモリ
JPH04344383A (ja) 磁性薄膜メモリおよびその読み出し方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee