KR970008569A - 반도체 소자의 웰 형성방법 - Google Patents

반도체 소자의 웰 형성방법 Download PDF

Info

Publication number
KR970008569A
KR970008569A KR1019950022475A KR19950022475A KR970008569A KR 970008569 A KR970008569 A KR 970008569A KR 1019950022475 A KR1019950022475 A KR 1019950022475A KR 19950022475 A KR19950022475 A KR 19950022475A KR 970008569 A KR970008569 A KR 970008569A
Authority
KR
South Korea
Prior art keywords
well
film
forming
oxidizable
substrate
Prior art date
Application number
KR1019950022475A
Other languages
English (en)
Other versions
KR0179831B1 (ko
Inventor
이창재
김종관
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950022475A priority Critical patent/KR0179831B1/ko
Priority to JP7339784A priority patent/JP2886125B2/ja
Priority to US08/582,264 priority patent/US5637524A/en
Publication of KR970008569A publication Critical patent/KR970008569A/ko
Application granted granted Critical
Publication of KR0179831B1 publication Critical patent/KR0179831B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 웰 형성방법에 관한 것으로, 반도체 기판위에 완충막 및 산화가능막을 순차적으로 형성하는 공정과; 상기 산화가능막 상에 산화방지막을 형성하는 공정과; 제1웰 형성부의 상기 산화방지막을 제거하는 공정과; 제1웰 형성부의 상기 반도체 기판에 이온주입 및 열공정을 실시하여 기판 내에 제1웰을 형성하는 공정과;제2웰 형성부의 상기 산화방지막 및 상기 산화가능막을 제거하는 공정 및 ; 제2웰 형성부의 상기 반도체 기판에 이온주입 및 열공정을 실시하여 기판 내에 제2웰을 형성하는 공정을 구비하여 웰 제조를 완료하므로써, 1)트윈 웰 구조를 갖는 CMOS 반도체 소자 제조시 n웰과 p웰 간의 단차로 인하여 패턴 형성시 야기되던 패턴의 라인 폭(line width) 변화(variation)에 의한 소자의 특성저하를 방지할 수 있게 되고, 2)DRAM 소자에게 p웰 영역에 탑재된 커패시터로 인해 증대된 단차를 보상할 수 있게 되어, 고집적 소자에서의 배선패턴 형성 공정을 보다 용이하게 실시할 수 있을 뿐 아니라 이로 인해 배선의 신뢰성을 향상시킬 수 있는 고신뢰성이 반도체 소자를 구현할 수 있게 된다.

Description

반도체 소자의 웰 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3(가)도 내지 제3(바)도는 본 발명의 제1실시예에 따른 반도체 소자의 웰 형성방법을 도시한 공정수순도.

Claims (13)

  1. 반도체 기판 위에 완충막 및 산화가능막을 순차적으로 형성하는 공정과; 상기 산화가능막 상에 산화방지막을 형성하는 공정과; 제1웰 형성부의 상기 산화방지막을 제거하는 공정과; 제1웰 형성부의 상기 반도체 기판에 이온주입 및 열공정을 실시하여 기판 내에 제1웰을 형성하는 공정과; 제2웰 형성부의 상기 산화방지막 및 상기 산화가능막을 제거하는 공정 및; 제2웰 형성부의 상기 반도체 기판에 이온주입 및 열공정을 실시하여 기판 내에 제2웰을 형성하는 공정을 구비하여 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  2. 제1항에 있어서, 상기 제1웰은 n형 불순물을 확산시켜 형성하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  3. 제1항에 있어서, 상기 제2웰은 p형 불순물을 확산시켜 형성하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  4. 제1항에 있어서 ,상기 제2웰 형성시 열처리 공정은 미량의 산소분위기하에 실시하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  5. 제1항에 있어서, 상기 산화가능막은 다결정 실리콘이나 비정질 실리콘 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  6. 제2항에 있어서, 상기 제1웰 형성시 도핑되는 n형 불순물은 인이나 알세닉 중 선택된 어느 하나로 이온주입되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  7. 제1항에 또는 제5항에 잇어서, 상기 산화가능막 제거공정은 HBr/Cl2가 가스 플라즈마를 이용한 건식식각이나 혹은 습식식각 중 선택된 어느 하나로 실시하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  8. 제1항에 있어서, 상기 제1웰 형성 공정시 상기 산화가능막 상에 얇은 산화막이 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  9. 제1항에 있어서, 상기 반도체 소자의 웰 형성방법은 상기 제2웰 및 산화가능막 상에 형성된 완충막 위의 액티브영역에 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 이용한 열처리 공정으로 필드영역에 격리막을 성장시키는 공정 및 ; 상기 마스크 패턴과 산화가능막 및 액티브영역에 완충막을 제거하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  10. 제9항에 잇어서, 상기 마스크 패턴은 실리콘 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  11. 제1항에 있어서, 상기 제1웰 형성시 열처리 공정에 의해 상기 산화가능막이 전부 산화되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  12. 제11항에 있어서, 상기 제1웰은 열처리 공정에 의해 상기 산화막과 동시에 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  13. 제11항에 있어서, 상기 제1웰은 열처리 공정에 의해 상기 산화가능막을 포함한 기판 일부까지 산화되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022475A 1995-07-27 1995-07-27 반도체 소자의 웰 형성방법 KR0179831B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950022475A KR0179831B1 (ko) 1995-07-27 1995-07-27 반도체 소자의 웰 형성방법
JP7339784A JP2886125B2 (ja) 1995-07-27 1995-12-27 半導体素子のウェル形成方法
US08/582,264 US5637524A (en) 1995-07-27 1996-01-03 Method for forming wells of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022475A KR0179831B1 (ko) 1995-07-27 1995-07-27 반도체 소자의 웰 형성방법

Publications (2)

Publication Number Publication Date
KR970008569A true KR970008569A (ko) 1997-02-24
KR0179831B1 KR0179831B1 (ko) 1999-03-20

Family

ID=19421771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022475A KR0179831B1 (ko) 1995-07-27 1995-07-27 반도체 소자의 웰 형성방법

Country Status (3)

Country Link
US (1) US5637524A (ko)
JP (1) JP2886125B2 (ko)
KR (1) KR0179831B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324931B1 (ko) * 1999-01-22 2002-02-28 박종섭 반도체장치 및 그의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223926B1 (ko) * 1996-10-30 1999-10-15 구본준 반도체 소자의 웰 형성 방법
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
KR100609538B1 (ko) * 2002-11-28 2006-08-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040060474A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 임베디드 반도체 장치의 소자 분리 구조물의 형성 방법
US7642181B2 (en) * 2006-01-30 2010-01-05 Atmel Corporation LOCOS self-aligned twin well with a co-planar silicon surface
KR100987794B1 (ko) * 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
JPH03129818A (ja) * 1989-10-16 1991-06-03 Nec Corp 半導体装置の製造方法
US5225365A (en) * 1992-03-30 1993-07-06 Motorola, Inc. Method of making a substantially planar semiconductor surface
US5256563A (en) * 1992-04-16 1993-10-26 Texas Instruments Incorporated Doped well structure and method for semiconductor technologies
JP2953897B2 (ja) * 1992-08-10 1999-09-27 シャープ株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324931B1 (ko) * 1999-01-22 2002-02-28 박종섭 반도체장치 및 그의 제조방법

Also Published As

Publication number Publication date
US5637524A (en) 1997-06-10
JPH0945788A (ja) 1997-02-14
KR0179831B1 (ko) 1999-03-20
JP2886125B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US5677217A (en) Method for fabricating a mosfet device, with local channel doping and a titanium silicide gate
KR970008569A (ko) 반도체 소자의 웰 형성방법
US5937289A (en) Providing dual work function doping
US20070152340A1 (en) Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
US6146972A (en) Method for fabricating semiconductor device
US7517760B2 (en) Semiconductor device manufacturing method including three gate insulating films
KR100372645B1 (ko) 에스오아이 소자의 제조방법
US5994737A (en) Semiconductor device with bird's beak
JPH11283991A (ja) 半導体装置の製造方法
KR970013206A (ko) 반도체 디바이스 제조 방법
KR970053379A (ko) 소자 격리영역의 형성방법
KR0124642B1 (ko) 반도체 소자의 제조방법
US6313034B1 (en) Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers
KR100571654B1 (ko) 듀얼-폴리실리콘 게이트를 가지는 반도체 소자의 게이트전극 형성 방법
US8278165B2 (en) Methods for protecting film layers while removing hardmasks during fabrication of semiconductor devices
KR0167231B1 (ko) 반도체장치의 격리방법
KR960003763B1 (ko) 텅스텐 자기정합 트랜지스터의 제조방법
KR100503358B1 (ko) 반도체 소자의 제조 방법
KR100399069B1 (ko) 로직 소자의 제조 방법
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR970003785A (ko) 불휘발성 반도체장치의 소자분리방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR20030001750A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee