KR960003763B1 - 텅스텐 자기정합 트랜지스터의 제조방법 - Google Patents
텅스텐 자기정합 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR960003763B1 KR960003763B1 KR1019910005960A KR910005960A KR960003763B1 KR 960003763 B1 KR960003763 B1 KR 960003763B1 KR 1019910005960 A KR1019910005960 A KR 1019910005960A KR 910005960 A KR910005960 A KR 910005960A KR 960003763 B1 KR960003763 B1 KR 960003763B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- polysilicon
- region
- forming
- drain
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 19
- 239000010937 tungsten Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 트랜지스터의 공정을 나타낸 단면도.
제 2 도는 본 발명 트랜지스터의 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3,7 : 폴리실리콘 4 : 질화막
5 : 산화막 6 : 게이트 산화막
8 : 텅스텐 9 : 절연막
10 : 배선
본 발명은 텅스텐 자기정합 트랜지스터의 제조방법에 관한 것으로, 특히 소오스 및 드레인 영역과 금속배선 사이 및 게이트 전극으로 텅스텐을 형성하여 앤, 피모스에서의 문턱전압(Threshold Voltage)을 용이하게 조절함은 물론 콘택에서 배선의 온도 및 시간경과에 따른 안정성을 향상시키기에 적당하도록 한 것이다.
종래에는 트랜지스터를 형성하기 위하여 제 1 도(a)와 같이 기판(10)에 핀드산화막(11)을 성장시켜 액티브 영역과 소자격리영역을 형성한 후 트랜지스터의 문턱전압 조절을 위하여 이온주입을 하였다.
그리고 (b)와 같이 액티브 영역에 게이트 산화막(12)을 형성하고 n형으로 도핑된 폴리실리콘(13)을 형성한 후, (c)와 같이 마스킹 공정에 의해 게이트 산화막(12)과 폴리실리콘(13)을 선택적 식각함으로 게이트부분을 형성하고, 게이트를 마스크로 이용한 저농도 n형 이온주입으로 LDD 구조의 저농도 소오스 및 드레인 영역을 형성한다.
그리고 (d)와 같이 전면에 산화막을 형성한 후 이방성 건식식각으로 게이트 측면에 측벽(Sidewall) 산화막(14)을 형성하고 (e)와 같이 고농도 n형 이온주입을 실시하여 고농도 n형 소오스 및 드레인 영역을 형성하였다.
그리고 도면에는 도시되지 않았지만 전면에 절연막을 증착하고 소오스 및 드레인 영역에 콘택홀을 형성하여 알루미늄으로 금속배선을 형성하였다.
그러나 상기와 같은 종래 기술에 있어서는 게이트로 n+폴리실리콘(13)을 사용하므로써, 피-모스(PMOS) 또는 앤-모스(NMOS)의 기판 변화에 따라 문턱전압의 차이가 발생하기 쉽고 기판의 소오스 및 드레인 불순물 영역과 알루미늄 배선이 직접 접촉함으로 소오스 및 드레인 영역의 실리콘이 알루미늄에 고용되면서 스파이크 현상이 일어나 면저항을 증가시키고 시간이 경과함에 따라 콘택저항이 증가하게 되는 결점이 있었다.
본 발명은 이와 같은 종래의 결점을 해결하기 위한 것으로 소오스 및 드레인 영역과 금속배선 사이 및 게이트 전극으로 텅스텐을 형성하고 그 제조방법에서 자기정합적으로 형성함으로 공정을 단순화하고, 피, 앤-모스의 문턱전압을 동일하게 조정할 수 있는 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제 2 도에 의하여 상세히 설명하면 다음과 같다.
먼저 (a)와 같이 기판(1)에 필드산화막(2)을 성장시켜 액티브 영역과 소자분리 영역을 형성하고 그 위에 폴리실리콘(3)과 질화막(4)을 차례로 형성한다.
그리고 (b)와 같이 마스킹 공정에 의하여 폴리실리콘(3)과 질화막(4)을 선택적 식각하여 소오스 및 드레인을 형성할 부위에만 남도록 패터닝하고, 전면에 산화막을 형성한 후 이방성 건식식각으로 상기 패터닝된 폴리실리콘(3)과 질화막(4) 측면에 측벽산화막(5)을 형성한 상태에서 폴리실리콘과 측벽산화막을 마스크로 이용하여 채널영역에 문턱전압 조절을 위한 이온주입을 실시한다.
다음에 (c)와 같이 게이트 산화막(6)을 형성하고 게이트 폴리실리콘(7)을 형성한 후 건식 에치백 식각하여 패터닝하고 폴리실리콘(3) 사이에 게이트 폴리실리콘 플러그를 형성한다.
그리고, (d)와 같이 습식식각하여 질화막(4)을 제거하고, 노출된 소오스 및 드레인 형성영역상의 폴리실리콘(3) 게이트 영역의 폴리실리콘(7)에 n형 또는 P형 불순물 이온을 주입한다(NMOS일 경우 n형, PMOS일 경우 P형 불순물을 주입한다). 그리고 열처리하여 소오스 및 드레인 형성영역상의 폴리실리콘(3)에 도핑된 n형 또는 P형 불순물이 기판으로 확산되도록 하여 얇은 소오스 및 드레인 정션을 형성한다.
이때 게이트 영역의 폴리실리콘(7)은 기판과 게이트 절연막에 의해 격리되어 있으므로 불순물이 확산되지 않는다.
이어서 (e)와 같이 진공 챔버내에 상기의 기판을 위치시키고 400-500℃의 온도 및 0.1-1.0Torr 압력에서 WF6가스를 사용하여 열처리하면 소오스 및 드레인 영역 상측과, 게이트 영역의 노출된 폴리실리콘이 표면부터 서서히 텅스텐으로 환원된다.
이때의 Si 환원에 의한 선택적 텅스텐 형성방법의 화학반응식은 다음식 (1)과 같다.
WF6(g)+ Si(poly)→ W(s)+ SiF6(g)↑ …………… (1)
여기서 WF6량과 열처리 시간에 따라 소오스/드레인/게이트 폴리실리콘(3,7)을 완전히 텅스텐으로 환원시킬 수 있고, 일부만을 환원시킬 수 있는 것은 이미 알려진 기술이다.
그리고 상기와 같이 Si 환원에 의해 선택적 텅스텐(8)이 형성된 상태에서 (+)와 같이 전면에 절연막(9)을 증착하고 마스킹 공정에 의해 소오스 및 드레인 영역상의 절연막(9)을 식각하여 콘택 패터닝한 후 금속을 증착하고 불필요한 부분을 선택적으로 제거하여 소오스/드레인 배선(10)을 형성함으로 트랜지스터를 제조한다.
여기서 폴리실리콘이 환원되어 형성된 텅스텐은 소오스 및 드레인 영역이 아니고 배선(10)과 소오스 및 드레인 정션 사이에서 면저항 및 콘택저항을 감소시키기 위한 것이다.
이상에서 설명한 바와 같은 본 발명은 소오스/드레인/게이트 전극을 폴리실리콘으로 먼저 패터닝한 후 Si 환원에 의해 선택적으로 폴리실리콘을 텅스텐으로 환원시키는 자기정합적으로 형성하기 때문에 공정을 단순화할 수 있으며 텅스텐 페르미 레벨(Fermi level)이 실리콘 밴드갭(silicon band gap), 텅스텐의 일함수(work function)가 실리콘의 미드갭(mild gap)에 해당함으로 피, 앤-모스에 있어서 인버션(invertion)되는 전압의 절대값이 비슷하여 문턱전압을 조정하기가 쉬우며, 소오스/드레인 영역의 콘택부분에 안정성이 높은 텅스텐이 형성되어 있으므로 고온, 시간 경과에 따른 안정성을 향상시킬 수 있는 등의 효과가 있다.
Claims (2)
- 기판(1)에 활성 영역과 격리 영역을 정의하고 격리 영역에 필드산화막(2)을 형성하는 공정과, 전면에 폴리실리콘(3)과 질화막(4)을 형성하는 공정과, 상기 폴리실리콘(3)과 질화막(4)을 소오스 및 드레인 영역이 형성될 부분에만 남도록 패터닝하는 공정과, 상기 패터닝된 폴리실리콘(3) 및 질화막(4) 측면에 측벽산화막을 형성하고, 상기 게이트 형성영역의 기판상에 게이트 산화막과 폴리실리콘으로 게이트를 차례로 형성하는 공정과, 상기 질화막(4)을 제거하고 소오스/드레인 형성영역 및 게이트 폴리실리콘(3)(7)에 불순물이 이온주입하고 열처리하여, 이온주입된 불순물으 기판에 확산시켜 소오스 및 드레인 영역을 형성하는 공정과, 상기 소오스/드레인 영역 상측 및 게이트 영역의 폴리실리콘(3)(7)을 텅스텐으로 환원시키는 공정과, 전면에 절연막(9)을 형성하고 소오스/드레인 영역상의 텅스텐이 노출되도록 절연막(9)을 식각하여 콘택홀을 형성하고 소오스 및 드레인 배선(10)을 형성하는 공정을 포함하여서 이루어짐을 특징으로 하는 텅스텐 자기정합 트랜지스터의 제조방법.
- 제 1 항에 있어서, 소오스/드레인 및 게이트 영역의 폴리실리콘(3,7)은 WF6를 사용하여 텅스텐으로 환원시킴을 특징으로 하는 텅스텐 자기정합 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005960A KR960003763B1 (ko) | 1991-04-13 | 1991-04-13 | 텅스텐 자기정합 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005960A KR960003763B1 (ko) | 1991-04-13 | 1991-04-13 | 텅스텐 자기정합 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020650A KR920020650A (ko) | 1992-11-21 |
| KR960003763B1 true KR960003763B1 (ko) | 1996-03-22 |
Family
ID=19313253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005960A KR960003763B1 (ko) | 1991-04-13 | 1991-04-13 | 텅스텐 자기정합 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003763B1 (ko) |
-
1991
- 1991-04-13 KR KR1019910005960A patent/KR960003763B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020650A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503601A (en) | Oxide trench structure for polysilicon gates and interconnects | |
| US5476802A (en) | Method for forming an insulated gate field effect transistor | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US6150693A (en) | Short channel non-self aligned VMOS field effect transistor | |
| US6906345B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR940008729B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH03178159A (ja) | 集積回路電極の形成 | |
| US5783486A (en) | Bridge-free self aligned silicide process | |
| KR960003763B1 (ko) | 텅스텐 자기정합 트랜지스터의 제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| US5976924A (en) | Method of making a self-aligned disposable gate electrode for advanced CMOS design | |
| KR100267398B1 (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체소자 제조 방법 | |
| KR100273297B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR0142787B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR950002200B1 (ko) | Mosfet 구조 및 제조방법 | |
| KR19990026679A (ko) | 트랜지스터의 제조방법 | |
| KR100268100B1 (ko) | 트랜치 구조를 이용한 트랜지스터 제조 방법 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100314272B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR19990003214A (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |