KR970008207A - 디램(dram)의 지연 특성 보상 회로 - Google Patents

Abstract

본 발명은 디램(DRAM)의 지연 특성 보상 회로에 관한 것으로, 종래에는 기준 지연 시간과 현재 지연 시간을 비교한 결과에 따라 지연 특성을 가변시키므로 공급 전압에 가해지는 범프(bump) 잡음등의 보상에 많은 시간이 소요되는 문제점이있었다. 이러한 점을 개선하기 위하여 본 발명은 공급 전압의 변동을 감지함에 따라 지연 소자의 지연 경로를 연결 또는 분리함으로써 지연 경로의 특성을 일정하게 유지시키도록 창안한 것으로, 본 발명은 캐패시터 커플링을 이용하여 범프 잡음에 의한 전압의 변동을 감지함으로써 로직 임계치가 다른 아날로그 인버터의 동작 여부가 결정되고 그 아날로그 인버터의 동작에 따라 지연 상태가 온, 오프되어 전압 변동에 대한 적응을 고속으로 수행할 수 있다.

Description

디램(DRAM)의 지연 특성 보상 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 지연 특성 보상 회로도.

Claims (10)

1. 디지탈 공급 전압과 아날로그 공급 전압을 분리하여 사용하는 시스템에서, 입력신호(Vi)를 순차적으로 지연하여 최종 신호(Vo)를 출력하는 지연 수단과, 디지탈 공급 전압(Vdd)의 변화를 감지하여 일정한 비로 공급 전압(Vdd)에 대한 분압의 크기를 조정하는 공급 전압 변화 감지 수단과, 이 공급 전압 변화 감지 수단의 출력 레벨에 따라 해당 코드데이타를 출력하는 코드 데이타 발생 수단과, 이 코드 데이타 발생 수단의 출력에 따라 일정 크기의 지연 소자를 상기 지연 수단의 지연 경로에 연결하거나 분리하여 지연 특성을 일정하게 유지시키는 지연 특성 보상 수단으로 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
2. 제1항에 있어서, 지연 수단은 출력단이 지연 특성 보상 수단에 접속된 다수개의 인버터를 직렬 접속하여구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
3. 제1항에 있어서 전압 변화 감지 수단은 디지탈 공급 전압(Vdd)을 분압한 전압(½Vdd)을 출력하는 분압 발생단과, 디지탈 공급 전압(Vdd)의 변동을 감지하여 상기 분압 발생단의 출력 전압(½Vdd)의 크기를 조정하는 변동치 감지단으로 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
4. 제3항에 있어서, 분압 발생단은 소스와 바디가 접속됨과 아울러 게이트와 드레인이 접속된 두 개의 피모스트랜지스터를 전압(Vdd)과 접지에 각기 접속된 두 개의 저항사이에 직렬 접속하고 상기 피모스 트랜지스터의 접속점을 변동치 감지단에 접속하여 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
5. 제3항에 있어서, 변동치 감지단은 전압(Vdd)과 접지 사이에 직렬 접속된 두 개의 모스 캐패시터의 접속점을 분압 발생단과 코드 데이타 발생 수단에 접속하여 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
6. 제1항에 있어서, 코드 데이타 발생 수단은 전압 변화 감지 수단의 출력에 따라 동작이 결정되는 다수개의아날로그 인버터와, 이 다수개의 아날로그 인버터의 출력을 증폭하여 코드 데이타를 출력하는 두개씩 직렬 접속된 디지탈인버터로 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
7. 제6항에 있어서, 상기 아날로그 인버터는 각기 다른 로직 임계치를 갖는 것을 특징으로 하는 디램(DRAM)의 지연특성 보상 회로.
8. 제1항에 있어서, 지연 특성 보상 수단은 지연 수단의 지연 경로에 접속되거나 분리되는 다수개의 지연 소자와, 코드 데이타 발생 수단의 출력에 따라 상기 다수개의 지연 소자를 지연 수단의 지연 경로에 접속시키거나 분리시키는 다수개의 스위치로 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
9. 제8항에 있어서, 스위치는 소스가 지연 수단의 지연 경로에 접속된 피모스 트랜지스터의 게이트와 소스가 접지된 엔모스 트랜지스터의 게이트에 코드 데이타 발생 수단의 출력을 공통 인가하고 상기 피모스 트랜지스터와 엔모스트랜지스터의 접속점을 지연 소자의 입력단에 접속하여 구성함을 특징으로 하는 디램(DRAM)의 지연 특성 보상 회로.
10. 제8항에 있어서, 지연 소자는 모스 캐패시터 또는 인버터로 구성함을 특징으로 하는 디램(DRAM)의 지연특성 보상 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.