KR0179767B1 - 출력 버퍼회로 - Google Patents

출력 버퍼회로 Download PDF

Info

Publication number
KR0179767B1
KR0179767B1 KR1019950046011A KR19950046011A KR0179767B1 KR 0179767 B1 KR0179767 B1 KR 0179767B1 KR 1019950046011 A KR1019950046011 A KR 1019950046011A KR 19950046011 A KR19950046011 A KR 19950046011A KR 0179767 B1 KR0179767 B1 KR 0179767B1
Authority
KR
South Korea
Prior art keywords
output
inverter
output signal
reference potential
voltage
Prior art date
Application number
KR1019950046011A
Other languages
English (en)
Other versions
KR970055461A (ko
Inventor
전기
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950046011A priority Critical patent/KR0179767B1/ko
Publication of KR970055461A publication Critical patent/KR970055461A/ko
Application granted granted Critical
Publication of KR0179767B1 publication Critical patent/KR0179767B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 출력전압의 상승 또는 하강 기울기를 안정적으로 할 수 있는 출력 버퍼회로에 관한 것으로, 프로세스가 변하더라도 출력 전압의 상승 및 하강 기울기가 프로세스에 둔감하도록 하여 시스템의 안정성을 도모함과 아울러 그라운드 바운싱을 줄이는데 목적이 있는 것으로, 이와 같은 목적을 달성하기 위하여 본 발명은, 입력신호를 반전시키는 인버터와, 상기 인버터의 출력신호에 따라 전원전압을 분압하여 각각 제1, 제2기준전위를 발생시키는 제1 및 제2기준전위 설정부와; 상기 제1기준전위 설정부에서 설정한 제1기준전위와 전체 회로의 출력전압의 차를 증폭한 출력신호를 출력하는 제1차동증폭부와; 상기 제2기준전위 설정부의 제2기준전위와 상기 출력전압의 차를 증폭한 출력신호를 출력하는 제2차동증폭부와; 상기 제1차동증폭부의 출력신호에 따라 그 전위값이 변화하는 전원전압을 인가받으며, 상기 제2차동증폭부의 출력신호에 따라 그 전위값이 변화하는 접지전압을 인가받아 상기 인버터의 출력신호를 상기 변화된 전원전압 또는 접지전압 값으로 반전하여 전체 회로의 출력전압을 출력하는 출력 인버터부로 구성함으로써 달성되는 것이다.

Description

출력 버퍼회로
제1도는 종래의 출력 버퍼회로를 나타낸 도.
제2도는 제1도 각 단의 출력을 나타낸 도.
제3도는 본 발명 출력 버퍼회로의 상세도.
제4도는 제3도 제1기준전위 설정부의 출력전압을 나타낸 도.
제5도는 제3도 제2기준전위 설정부의 출력전압을 나타낸 도.
제6도는 제3도 각 단의 출력 파형을 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
100 : 인버터 110 : 출력 인버터부
120 : 제1차동 증폭부 130 : 제1기준전위 설정부
140 : 제2차동 증폭부 150 : 제2기준전위 설정부
본 발명은 출력 버퍼에 관한 것으로, 특히 출력전압의 상승 또는 하강 기울기를 안정적으로 할 수 있는 출력 버퍼회로에 관한 것이다.
종래의 출력 버퍼회로는 제1도에 도시된 바와같이, 입력신호(IN)가 인버터(INV1)에 입력되어 반전되어 출력되면, 저항(R)과 콘덴서(C)에 의하여 상기 인버터(INV1)의 출력의 상승이 제2도에 도시된 바와 같이 완만해 진다.
이로인해 출력 인버터(INV2) 또한 상기 인버터(INV1)의 출력을 입력받아 반전시키고, 콘덴서(CL)에 의해 제2도에 도시된 바와 같이 출력의 기울기도 다소 완만해 지게 된다.
그런데, 이와 같은 경우에 입력 프로세스가 변하게 되면 출력 인버터에서 출력되는 상승 또는 하강 기울기가 이에따라 변할 수 있어 시스템이 안정적으로 동작하지 못하는 문제점이 있었다. 따라서 본 발명은 종래의 이러한 문제점을 감안하여 프로세스가 변하더라도 출력 전압의 상승 하강 기울기가 프로세스에 둔감하도록함과 아울러 그라운드 바운싱(Ground Bouncing)을 줄이는데 목적이 있는 것으로, 이와 같은 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 출력 버퍼회로는 제3도에 도시한 바와 같이, 입력신호(IN)를 반전시키는 인버터(100)와, 상기 인버터(100)의 출력신호에 따라 전원전압(Vdd)을 분압하여 각각 제1, 제2기준전위(Vc1, Vc2)를 발생시키는 제1 및 제2기준전위 설정부(130), (150)와; 상기 제1기준전위 설정부(130)에서 설정한 제1기준전위(Vc1)와 출력전압(V0)의 차이에 해당하는 출력신호를 출력하는 제1차동증폭부(120)와; 상기 제2기준전위 설정부(150)의 제2기준전위(Vc2)와 상기 출력전압(V0)의 차에 해당하는 출력신호를 출력하는 제2차동증폭부(140)와; 상기 제1차동증폭부(120)의 출력신호에 따라 그 전위값이 변화하는 전원전압(Vdd)을 인가받으며, 상기 제2차동증폭부(140)의 출력신호에 따라 그 전위값이 변화하는 접지전압을 인가받아 상기 인버터(100)의 출력신호를 상기 변화된 전원전압(Vdd) 또는 접지전압 값으로 반전하여 전체 회로의 출력인 상기 출력전압(V0)을 출력하는 출력 인버터부(110)로 구성한다.
상기 제1기준전위 설정부(130)는 전원전압(Vdd)을 소스에 인가받으며, 상기 인버터(100)의 출력신호에 따라 도통 제어되는 피모스 트랜지스터(M9)와; 상기 피모스 트랜지스터(M9)의 드레인과 접지사이에 직렬접속된 저항(R1) 및 커패시터(C1)와; 상기 커패시터(C1)와 병렬접속되며, 상기 인버터(100)의 출력신호에 따라 도통 제어되는 엔모스 트랜지스터(M10)로 구성된다.
상기 제2기준전위 설정부(150)는 소스가 접지되며, 상기 인버터(100)의 출력신호에 따라 도통제어되는 엔모스 트랜지스터(M31)와; 전원전압(Vdd)과 상기 엔모스 트랜지스터의 드레인 사이에 직렬접속된 커패시터(C2) 및 저항(R2)과; 상기 커패시터(C2)와 병렬접속되며, 상기 인버터(100)의 출력신호에 따라 도통제어되는 피모스 트랜지스터(M33)로 구성된다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
먼저, 인버터(100)의 입력신호(IN)가 로직 로우에서 로직 하이로 상승하면 상기 인버터(100)는 저전위의 출력신호(가)를 출력한다. 이와 같은 인버터(100)의 출력신호를 인가받은 제1기준전위 설정부(130)와 제2기준전위 설정부(150)의 피모스 트랜지스터(M9), (M33)는 도통되며, 엔모스 트랜지지스터(M10), (M31)는 턴오프된다.
그 다음, 상기와 같이 모스 트랜지스터(M9, M10, M33, M31)가 동작함에 따라 제1전위 및 제2기준전위 설정부(130), (150)의 커패시터(C1),(C2)는 소정의 전위값으로 충전되며, 이 값은 각기 제1 및 제2차동증폭부(120),(140)로 출력된다.
그 다음, 제4 및 제5도에 도시한 바와 같이 상기와 같이 모스 트랜지스터(M9,M10,M33,M31)의 동작에 따라 일정한 값을 갖는 제1 및 제2 기준전위 설정부(130),(150)의 출력신호인 제1 및 제2기준전위(Vc1),(Vc2)는 상기 제1 및 제2차동증폭부(120), (140)에서 각기 상기 출력 인버터부(110)의 출력전압(V0)과의 차가 구해지고 이 차이는 증폭되어 출력된다.
이때, 상기 각 기준전위(Vc1),(Vc2)는 고정된 값이며, 출력전압(V0)은 프로세스에 따라 변화하는 값이므로, 그 출력전압(V0)의 값에 따라 각 차동증폭부(120), (140)는 변화되는 출력신호를 출력한다.
그 다음, 상기와 같이 전체 회로의 출력전압(V0)의 변화에 따라 각기 다른 값으로 인가되는 상기 제1 및 제2차동증폭부(120), (140)의 출력신호는 상기 출력 인버터부(110)의 피모스 트랜지스터(NM0)와 엔모스 트랜지스터(NM3)에 각각 인가되어 피모스 트랜지스터(M1)와 엔모스 트랜지스터(M2)로 구성되는 인버터에 전원전압(Vdd)과 접지전압이 인가되도록 한다.
다시 말해서, 상기 제1 및 제2차동증폭부(120), (140)의 출력신호는 상기 출력 인버터부(110)의 출력전압(V0)이 낮은 경우 더 큰 전위의 출력신호를 출력하게 되며, 이에 따라 상기 출력 인버터부(110)의 피모스 트랜지스터(M0)와 엔모스 트랜지스터(M3)의 도통량이 결정되어, 인가되는 전원전압(Vdd)의 전위값을 상대적으로 증가시켜 출력전압(V0)의 전위를 증가시키게 된다.
결과적으로, 제6도에 도시한 바와 같이, 출력 인버터부(110)의 출력전압(V0)이 상승할때는 제1기준전위 설정부(130)의 제1기준전위(VC1)를 추종하고, 반면에 출력전압(V0)이 하강할때는 제2기준전위 설정부(150)의 제2기준전위(VC2)를 추종하여 프로세스가 변동하더라도 상기 출력 인버터부(110)의 출력전압(V0)의 상승 하강 곡선을 제1 또는 제2기준전위 설정부(130), (150)에 의해 조정할 수 있게 되며, 그라운드의 바운싱도 그에 따라 줄어들게 된다.
이로써, 상승 및 하강 기울기가 프로세스에 둔감하도록 출력 인버터의 전압을 조정함으로써 안정화시키고, 그에따라 그라운드 바운싱도 줄일 수 있게되는 효과가 있게 된다.

Claims (3)

  1. 입력신호를 반전시키는 인버터와, 상기 인버터의 출력신호에 따라 전원전압을 분압하여 각각 제1, 제2기준전위를 발생시키는 제1 및 제2기준전위 설정부와; 상기 제1기준전위 설정부에서 설정한 제1기준전위와 전체 회로의 출력전압의 차를 증폭한 출력신호를 출력하는 제1차동증폭부와; 상기 제2기준전위 설정부의 제2기준전위와 상기 출력전압의 차를 증폭한 출력신호를 출력하는 제2차동증폭부와; 상기 제1차동증폭부의 출력신호에 따라 그 전위값이 변화하는 전원전압을 인가받으며, 상기 제2차동증폭부의 출력신호에 따라 그 전위값이 변화하는 접지전압을 인가받아 상기 인버터의 출력신호를 상기 변화된 전원전압 또는 접지전압 값으로 반전하여 전체 회로의 출력전압을 출력하는 출력 인버터부로 구성하여 된 것을 특징으로 하는 출력 버퍼회로.
  2. 제1항에 있어서, 제1기준전위 설정부는 전원전압을 소스에 인가받으며, 상기 인버터의 출력신호에 따라 도통제어되는 피모스 트랜지스터와; 상기 피모스 트랜지스터의 드레인과 접지사이에 직렬접속된 저항 및 커패시터와; 상기 커패시터와 병렬접속되며, 상기 인버터의 출력신호에 따라 도통제어되는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 출력 버퍼회로.
  3. 제1항에 있어서, 상기 제2기준전위 설정부는 소스가 접지되며, 상기 인버터의 출력신호에 따라 도통제어되는 엔모스 트랜지스터와; 전원전압과 상기 엔모스 트랜지스터의 드레인 사이에 직렬접속된 커패시터 및 저항과; 상기 커패시터와 병렬접속되며, 상기 인버터의 출력신호에 따라 도통제어되는 피모스 트랜지스터로 구성하여 된 것을 특징으로 하는 출력 버퍼회로.
KR1019950046011A 1995-12-01 1995-12-01 출력 버퍼회로 KR0179767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046011A KR0179767B1 (ko) 1995-12-01 1995-12-01 출력 버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046011A KR0179767B1 (ko) 1995-12-01 1995-12-01 출력 버퍼회로

Publications (2)

Publication Number Publication Date
KR970055461A KR970055461A (ko) 1997-07-31
KR0179767B1 true KR0179767B1 (ko) 1999-04-01

Family

ID=19437323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046011A KR0179767B1 (ko) 1995-12-01 1995-12-01 출력 버퍼회로

Country Status (1)

Country Link
KR (1) KR0179767B1 (ko)

Also Published As

Publication number Publication date
KR970055461A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JP3076300B2 (ja) 出力バッファ回路
KR0158006B1 (ko) 캐패시터와 트랜지스터를 사용하는 지연 회로
WO1984002621A1 (en) Clock pulse-shaping circuit
JPH05145384A (ja) Cmosレシーバ入力インターフエース回路
KR19980078044A (ko) 트리거 전압 조정이 가능한 슈미트 트리거 회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
US6750685B1 (en) Apparatus and method for a bi-directional charge driver circuit
KR20060111152A (ko) 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
US5148164A (en) Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data
US6104234A (en) Substrate voltage generation circuit
US4464581A (en) Trigger pulse generator
US3987315A (en) Amplifier circuit
JP2968826B2 (ja) カレントミラー型増幅回路及びその駆動方法
KR0179767B1 (ko) 출력 버퍼회로
US5805012A (en) Systems and methods for compensating a buffer for power supply fluctuation
US6025752A (en) Inverting amplifying circuit
JP2680592B2 (ja) パワーオンリセット回路
EP0661803B1 (en) Phase differential circuit having high synchronicity
JP2865163B2 (ja) 安定化電源回路
KR930003005B1 (ko) 지연회로
EP0499645A1 (en) Differential amplifying circuit of operational amplifier
KR950005462Y1 (ko) 내부 전압 발생회로
KR0177398B1 (ko) 딜레이 회로
KR100505569B1 (ko) 동기식 디램 반도체 장치의 내부 전압 발생기
JP2830480B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee