KR970004410Y1 - 위상동기 루프회로 - Google Patents

위상동기 루프회로 Download PDF

Info

Publication number
KR970004410Y1
KR970004410Y1 KR2019910014002U KR910014002U KR970004410Y1 KR 970004410 Y1 KR970004410 Y1 KR 970004410Y1 KR 2019910014002 U KR2019910014002 U KR 2019910014002U KR 910014002 U KR910014002 U KR 910014002U KR 970004410 Y1 KR970004410 Y1 KR 970004410Y1
Authority
KR
South Korea
Prior art keywords
voltage
phase
signal
voltage controlled
pass filter
Prior art date
Application number
KR2019910014002U
Other languages
English (en)
Other versions
KR930005800U (ko
Inventor
박승우
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910014002U priority Critical patent/KR970004410Y1/ko
Publication of KR930005800U publication Critical patent/KR930005800U/ko
Application granted granted Critical
Publication of KR970004410Y1 publication Critical patent/KR970004410Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용없음

Description

위상동기 루프회로
제1도는 종래의 위상동기 루프회로도
제2도는 본 고안의 위상동기 루프회로도
제3도는 본 고안에 따른 일실시 회로도
* 도면의 주요부분에 대한 부호의 설명
1 : 위상비교부 2 : 저역필터부
3 : 전압제어 발진부 4 : 램프신호 발생부
SW1 : 스위치
본 고안은 위상동기 루프(PLL)회로에 관한 것으로, 특히 넓은 캡취레인지(Capture Range)를 필요로 하는 회로에 적당하도록 넓은 캡취 레인지를 갖게 한 위상동기 루프회로에 관한 것이다.
종래의 위상동기 루프회로는 제1도에 도시된 바와 같이, 입력신호(Fin)의 위상을 전압제어 발진신호의 위상과 비교하여 위상 에러신호(Phase Error Singnal : PES)를 출력시키는 위상비교부(1)와, 그 에러성분(PES)을 입력받아 직류전압으로 바꾸는 저역필터부(2)와, 그 저역 필터부(2)의 직류전압에 따라 그에 비례하는 상기 전압제어 발진시호를 발생하는 전압제어 발진수(Voltage Controlled Osillator : VCO)(3)로 구성된다.
이와 같이 구성된 종래의 회로는 입력신호(Fin)의 위상(주파수)이 전압제어 발진부(3)의 전압제어 발진신호위상(주파수)보다 빠르면, 위상비교부(1)에서 정(+)의 펄스를 내보내거나 정의 펄스 듀티를 증가시켜 저역 필터부(2)의 출력인 직류전압을 상승시킴으로써 상기 전압에서 발진부(3)의 위상(주파수)을 빠르게 하여 위상 및 주파수를 입력신호(Fin)와 맞춘다.
반대로 입력신호(Fin)의 위상이 상기 전압제어 발진부(3)의 전압제어 발진신호 위상보다 느리면 부(-)의 펄스를 내보내거나 부의 펄스 듀티를 증가시켜 상기 저역 필터부(2)의 출력인 직류전압을 감소시킴으로써 상기 전압제어 발진부(3)의 위상을 늦추어 상기 입력신호(Fin)와 주파수 및 위상을 동기시킨다.
상기 위상 비교부(1)에서는 입력신호(Fin)와 상기 전압제어 발진부(3)의 전압제어 발진신호가 일치할때 록신호(LOCK Signal : LS)를 출력한다.
그러나 이와 같은 종래 위상동기 루프회로는 처음에 입력신호가 들어오지 않을때 전압제어 발진부는 일정한 주파수(fo)로 프리 런닝(free running)하고 있는데, 위상 비교부에서는 위상을 검출할 수 있는 범위가로 제한되어 있다.
따라서, 프리런닝 주파수에 의해 위상동기 루프회로가 입력주파수를 쫓아가 동기할 수 있는 캡춰레인지가 제한되는 문제점이 있었다.
본 고안은 이와 같은 종래의 문제점을 해결하기 위하여, 위상동기 루프회로가 언록(unlock)되어 있을때 전압제어 발진부의 직류전압을 스위치를 통해 가변전압 소오스인 램프신호 발생부에 의해 가변시킴으로써 원하는 캡춰레인지를 넓힐 수 있는 위상동기 루프회로를 안출한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.
제2도는 본 고안의 위상동기 루프회로도로서, 이에 도시한 바와 같이 입력신호(Fin)의 위상을 전압제어 발진신호의 위상과 비교하여 그 위상 에러신호(PES)를 출력시키고, 록(LOCK)상태일 때 록신호(LS)를 출력하는 위상비교부(1)와, 상기 위상 에러신호(PES)를 입력받아 직류전압으로 바꾸는 저역 필터부(2)와, 상기 저역 필터부(2)의 직류전압에 따라 그에 비례하는 상기 전압제어 발진신호를 발생하는 전압제어 발진부(3)로 구성된 위상동기 루프회로에 있어서, 상기 전압제어 발진부(3)의 전압제어 발진신호의 주파수를 변화시키기 위한 램프신호를 발생하는 램프신호 발생부(4)와, 상기 위상 비교부(1)에서 출력되는 록신호(LS)에 의해 오프/온 제어를 받아 상기 램프신호 발생부(4)의 램프신호를 상기 전압제어 발진부(3)에 발진제어 전압으로 인가하는 스위치(SW1)를 포함하여 구성한다.
이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 종래에서 설명한 바와 같이 입력신호(Fin)의 위상(주파수)이 전압제어 발진부(3)의 전압제어 발진신호 위상(주파수)보다 빠르면 위상 비교부(1)에서 정(+)의 펄스를 내보내거나 정의 펄스 듀티를 증가시키고, 늦으면 부(-)의 펄스를 출력하거나 부의 펄스 듀티를 증가시켜서 저역 필터부(2)로 부터 출력되는 직류전압을 즈가 및 감소시킴으로써 상기 전압제어 발진부(3)의 전압제어 발진신호 위상(주파수)과 입력신호(Fin)을 동기시킨다.
그런데, 상기 위상 비교부(1)에서 록상태가 되지 않아 록 신호(LS)가 출력되지 않은 상태 즉, 록신호(LS)가 저전위로 출력되는 상태에서는 스위치(SW1)의 가동단자(C1)가 고정단자(b1)에 단락되어 도통상태로 되므로, 램프신호, 발생부(4)에서 발생되는 램프신호가 그 스위치(SW1)를 통해 전압제어 발진부(3)에 발진제어 전압으로 인가된다.
따라서, 이때 그 전압제어 발진부(3)의 프리런닝 주파수를 램프신호 발생부(4)의 램프신호에 의해 최저 주파수(Fmin)에서 최대 주파수(Fmax)로 스위프(sweep)하게 된다.
여기서, 전압제어 발진부(3)는 그에 입력되는 발진제어 전압크기에 따라 발진신호의 주파수가 변하므로, 램프신호 발생부(4)에서 발생되는 램프신호의 변동폭을 적절히 조절하여 발진제어 전압으로 인가함으로써 원하는 범위의 프리런닝 주파수를 얻을 수 있게 된다. 이와 같이 램프신호 발생부(4)의 램프신호에 의해 전압제어 발진부(3)의 프리런닝 주파수를 조절할 수 있게 되므로, 종래보다 넓은 캡춰레인지를 얻을 수 있게 된다.
이와 같이 전압제어 발진부(3)가 동작되어 그의 전압제어 발진신호 위상이 입력신호(Fin)의 위상과 동기되어 록상태로 되면, 위상 비교부(1)에서 록신호(LS)가 출력되어 즉, 록신호(LS)가 고전위로 출력되어 스위치(SW1)가 개방상태로 된다. 따라서, 이때 위상비교부(1)의 에러성분(PES)을 직류전압으로 변환하는 저역필터부(2)의 출력전압에 따라 전압제어 발진부(3)가 발진동작을 수행하게 되어 안정된 시스템 동작을 하게 된다.
또한, 제3도는 본 고안에 따른 일실시 회로도로서, 이에 도시한 바와 같이 스위치(SW1)의 가동단자(C1)를 전압제어 발진부(3)의 입력측에 접속하고, 그의 일측 고정단자(a1) 및 타측 고정단자(b1)를 저역필터부(2)의 출력측 및 램프신호 발생부(4)의 출력측에 각각 접속시켜, 위상 비교부(1)의 록신호(LS)에 따라 저역필터부(2)의 출력전압 또는 램프신호 발생부(4)의 램프신호를 선택적으로 전압제어 발진부(3)에 인가하게 구성된 것으로, 이 회로의 동작과정도 상기의 설명과 동일과정으로 이루어진다. 그리고, 상기 램프신호 발생부(4) 대신에 트라이앵글 신호 발생부나 다른 신호 발생부로 상기 전압제어 발진부(3)의 주파수를 스위프 할 수 있게 소오스 타입을 바꾼다.
이상에서 상세히 설명한 바와 같이 본 고안은 위상동기 루프가 록되지 않았을때 프리런닝 주파수를 램프신호 발생부에 의해 가변시킴으로서 원하는 캡춰레인지 만큼 캡춰레인지를 넓힐 수 있는 효과가 있게 된다.

Claims (1)

  1. (2회 정정) 입력신호의 위상을 전압제어 발진신호의 위상과 비교하여 위상 에러신호(PES)를 출력함과 아울러 록상태일 때 록신호(LS)를 출력하는 위상비교부(1)와, 상기 위상 에러신호(PES)를 입력받아 직류전압으로 변화하는 저역필터부(2)와, 상기 저역필터부(2)의 직류전압에 따라 그에 비례하는 상기 전압제어 발진신호를 발생하는 전압제어 발진부(3)로 구성된 위상동기 루프회로에 있어서, 상기 전압제어 발진부(3)의 전압제어 발진신호의 주파수를 변화시키기 위한 램프신호를 발생하는 램프신호 발생부(4)와, 상기 위상비교부(1)의 록신호(LS) 출력여부에 따라 상기 램프신호 발생부(4)의 램프신호 또는 상기 저역필터부(2)의 출력전압을 선택하여 상기 전압제어 발진부(3)의 발진제어 전압으로 인가하는 스위치(SW1)로 구성되여 된 것을 특징으로 하는 위상동기 루프회로.
KR2019910014002U 1991-08-30 1991-08-30 위상동기 루프회로 KR970004410Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910014002U KR970004410Y1 (ko) 1991-08-30 1991-08-30 위상동기 루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910014002U KR970004410Y1 (ko) 1991-08-30 1991-08-30 위상동기 루프회로

Publications (2)

Publication Number Publication Date
KR930005800U KR930005800U (ko) 1993-03-22
KR970004410Y1 true KR970004410Y1 (ko) 1997-05-09

Family

ID=19318556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910014002U KR970004410Y1 (ko) 1991-08-30 1991-08-30 위상동기 루프회로

Country Status (1)

Country Link
KR (1) KR970004410Y1 (ko)

Also Published As

Publication number Publication date
KR930005800U (ko) 1993-03-22

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
KR100640568B1 (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
KR20050000335A (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
KR970004410Y1 (ko) 위상동기 루프회로
KR100256838B1 (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
KR100534196B1 (ko) 위상 동기 루프
JPH06276089A (ja) Pll回路
KR960006943B1 (ko) 디지탈 위상동기루프(pll)
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
KR950030484A (ko) 피드 포워드(Feed Forward) 제어형 위상 동기 회로
KR0123182Y1 (ko) 위상동기 루프회로의 동기시간 최소화장치
JPH0758634A (ja) 位相同期回路
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH03101516A (ja) 自動周波数制御回路
JPH03101311A (ja) 位相同期発振回路
JPH06261224A (ja) Pll回路
JPH09153797A (ja) Pll回路
JPS59140726A (ja) 周波数シンセサイザ
JPH03113975A (ja) クロック発生回路
JPH08251019A (ja) Pll回路
JPH06164379A (ja) デューティ比固定pll発振回路
JPH03250814A (ja) 周波数シンセサイザ
JPH04142813A (ja) フェーズロックドループ
JP2002100983A (ja) 位相同期回路
JPH01106522A (ja) 位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee