KR970003955A - 반도체 소자의 pmos tft 로드 셀 형성 방법 - Google Patents

반도체 소자의 pmos tft 로드 셀 형성 방법 Download PDF

Info

Publication number
KR970003955A
KR970003955A KR1019950017243A KR19950017243A KR970003955A KR 970003955 A KR970003955 A KR 970003955A KR 1019950017243 A KR1019950017243 A KR 1019950017243A KR 19950017243 A KR19950017243 A KR 19950017243A KR 970003955 A KR970003955 A KR 970003955A
Authority
KR
South Korea
Prior art keywords
forming
cleaning
amorphous silicon
load cell
film
Prior art date
Application number
KR1019950017243A
Other languages
English (en)
Other versions
KR100191084B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017243A priority Critical patent/KR100191084B1/ko
Publication of KR970003955A publication Critical patent/KR970003955A/ko
Application granted granted Critical
Publication of KR100191084B1 publication Critical patent/KR100191084B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 디바이스의 고집적화에 따른 고속 동작, 낮은 소모 전류 특성을 만족시키기 위하여 입도 사이즈를 극대화시킨 비정질 실리콘을 이용한 반도체 소자의 PMOS TFT 로드 셀의 형성 방법에 관한 것이다.
이와 같은 본 발명의 PMOS TFT 로드 셀의 형성 방법은 반도체 기판에 절연용 산화막을 형성하는 과정과, 절연용 산화막상에 비정질 실리콘막을 형성하는 과정과, 형성된 비정질 실리콘막에 감광막 마스크를 형성하고 비정질 실리콘막의 표면을 HF 세정하는 과정과, 상기 HF 세정후 건식 식각한 다음, 감광막을 제거하는 공정을 포함하는 것을 특징으로 한다.

Description

반도체 소자의 PMOS TFT 로드 셀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술에 따른 PMOS TFT 로드 셀의 제조방법을 설명하기 위한 흐름도.

Claims (7)

  1. 반도체 기판에 절연용 산화막을 형성하는 과정과, 절연용 산화막 상에 비정질 실리콘막을 형성하는 과정과, 형성된 비정질 실리콘막에 감광막 마스크를 형성하고 비정질 실리콘막의 표면을 HF 세정하는 과정과, 상기 HF 세정후건식 식각한 다음, 감광막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  2. 제1항에 있어서, 상기 세척과정은 HF 세정 → 초순수 세척 →건조 의 순서로 이루어 지는 것을 특징으로하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 HF 세정 대신 BOE 용액에 의한 세정을 실시하는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  4. 반도체 기판에 절연용 산화막을 형성하는 과정과, 절연용 산화막 상에 비정질 실리콘막를 형성하는 과정과, '상기 비정질 실리콘막의 표면을 HF 및 NH4OH세정하는 과정과, 상기 세정된 비정질 실리콘막에 감광막 패턴을 형성하여 건식 식각한 다음 감광막를 스트립하는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  5. 제4항에 있어서, 상기 HF 및 NH4OH 세정과정은 HF 세정 → 초순수 세척→NH4OH 세정→초순수세척→건조 의순서로 이루어 지는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  6. 제4항 또는 제5항에 있어서, 상기 HF 세정 대신 BOE 용액에 의한 세정을 실시하는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
  7. 제4항에 있어서, 상기 NH4OH세정은 NH4OH + H2O3+ 초순수가 혼합된 용액을 사용하는 것을 특징으로 하는 반도체 소자의 PMOS TFT 로드 셀의 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017243A 1995-06-24 1995-06-24 반도체소자의 pmostft 로드 셀 형성 방법 KR100191084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017243A KR100191084B1 (ko) 1995-06-24 1995-06-24 반도체소자의 pmostft 로드 셀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017243A KR100191084B1 (ko) 1995-06-24 1995-06-24 반도체소자의 pmostft 로드 셀 형성 방법

Publications (2)

Publication Number Publication Date
KR970003955A true KR970003955A (ko) 1997-01-29
KR100191084B1 KR100191084B1 (ko) 1999-06-15

Family

ID=19418136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017243A KR100191084B1 (ko) 1995-06-24 1995-06-24 반도체소자의 pmostft 로드 셀 형성 방법

Country Status (1)

Country Link
KR (1) KR100191084B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002807A (ko) * 1998-06-23 2000-01-15 김영환 박막 트랜지스터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002807A (ko) * 1998-06-23 2000-01-15 김영환 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR100191084B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US6627001B2 (en) Method for cleaning a semiconductor wafer
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
CN1203441A (zh) 降低半导体晶片上水迹形成的方法
KR970003955A (ko) 반도체 소자의 pmos tft 로드 셀 형성 방법
KR950027976A (ko) 반도체 소자의 트렌치 세정 방법
KR100338097B1 (ko) 반도체소자의콘택홀형성방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR960012625B1 (ko) 반도체 소자의 웰 크린닝 공정방법
US8932958B2 (en) Device manufacturing and cleaning method
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR980005899A (ko) 포토레지스트의 스트리핑방법
KR960039212A (ko) 반도체 소자의 게이트산화막 형성방법
KR100256236B1 (ko) 전하저장 전극 형성 방법
KR970054409A (ko) 반도체 소자의 제조 방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR970052625A (ko) 웨이퍼 세정 방법
KR20000002904A (ko) 반도체 장치의 세정 방법
KR960001910A (ko) 반도체 소자의 식각 피해영역 제거방법
KR940016540A (ko) 반도체 소자의 클리닝 방법
KR970052621A (ko) 반도체 소자의 제조 방법
KR970003641A (ko) 잔류 폴리실리콘 제거 방법
KR19980060016A (ko) 반도체 제조 공정에서 금속 증착전 세정 방법
KR980005900A (ko) 반도체 장치의 웨이퍼 세정방법
KR980012042A (ko) 폴리머 제거 방법
KR960002569A (ko) 금속 배선 얼라인 키 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 17

EXPY Expiration of term