KR970003943A - Manufacturing Method of Semiconductor Memory Device - Google Patents

Manufacturing Method of Semiconductor Memory Device Download PDF

Info

Publication number
KR970003943A
KR970003943A KR1019950014658A KR19950014658A KR970003943A KR 970003943 A KR970003943 A KR 970003943A KR 1019950014658 A KR1019950014658 A KR 1019950014658A KR 19950014658 A KR19950014658 A KR 19950014658A KR 970003943 A KR970003943 A KR 970003943A
Authority
KR
South Korea
Prior art keywords
forming
layer
film
etching
insulating film
Prior art date
Application number
KR1019950014658A
Other languages
Korean (ko)
Other versions
KR0166839B1 (en
Inventor
전영권
김태곽
전유찬
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950014658A priority Critical patent/KR0166839B1/en
Publication of KR970003943A publication Critical patent/KR970003943A/en
Application granted granted Critical
Publication of KR0166839B1 publication Critical patent/KR0166839B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적화에 적합한 우수한 절연특성을 갖는 반도체 메모리소자의 제조방법에 관한 것으로서, 반도체 메모리소자의 제조방법은 기판상에 게이트 절연막, 게이트를 순차 형성하는 공정과, 기판으로 불순물을 이온주입하여 게이트의 양측에 불순물 영역을 형성하는 공정과, 기판상에 제1절연막을 형성하는 공정과, 게이트 일측의 불순물 영역이 노출되도록 제1절연막을 식각하여 스토리지 전극용 콘택을 형성함과 동시에 게이트 타측의 불순물 영역상에 하부 보호층을 형성하는 공정과, 콘택을 통해 불순물 영역과 접촉되는 적어도 1층 이상으로 된 스트리지 전극을 형성하는 공정과, 스토리지 전극상에 적어도 1층 이상으로된 희생층을 형성하는 공정과, 스토리지 전극과 희생층의 측벽에 희생 측벽 스페이서를 형성하는 공정과, 제2절연막을 기판전면에 걸쳐 형성하는 공정과, 제2절연막을 식각하여 하부 보호층상에 상부 보호층을 형성하고, 희생층을 노출시키는 공정과, 노출된 희생층을 식각하고 이어서 희생 측벽 스페이서를 식각하여 스트리지 노드를 노출시키는 공정과, 노출된 스트리지 전극상에 유전체막을 형성하는 공정과, 전체막상에 플레이트 전극을 형성하는 공정과, 기판 전면에 걸쳐 제3절연막을 형성하는 공정과, 감광막을 마스크로 제3절연막을 식각하여 상부 보호층을 노출시키는 공정과, 상기 감광막을 마스크로 하여 불순물 영역이 노출되도록 상부보호층 및 하부보호층을 식각하여 비트라인 콘택을 형성하는 공정과, 비트라인 콘택을 통해 불순물 영역과 접촉되는 비트라인을 형성하는 공정을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device having excellent insulating properties suitable for high integration. Forming impurity regions on both sides of the substrate, forming a first insulating layer on the substrate, and etching the first insulating layer to expose the impurity region on one side of the gate to form a contact for the storage electrode, and at the other side of the gate Forming a lower protective layer on the region, forming a strip electrode of at least one layer in contact with the impurity region through contact, and forming a sacrificial layer of at least one layer on the storage electrode; Forming a sacrificial sidewall spacer on the sidewalls of the storage electrode and the sacrificial layer; Forming the upper protective layer on the lower protective layer by etching the second insulating film, exposing the sacrificial layer, etching the exposed sacrificial layer, and then etching the sacrificial sidewall spacer. Exposing a node, forming a dielectric film on the exposed strip electrodes, forming a plate electrode on the entire film, forming a third insulating film over the entire substrate, and forming a photoresist film as a mask. (3) etching the insulating film to expose the upper protective layer, etching the upper protective layer and the lower protective layer to expose the impurity region using the photosensitive film as a mask, and forming a bit line contact; and impurity through the bit line contact Forming a bit line in contact with the region.

Description

반도체 메모리소자의 제조방법Manufacturing Method of Semiconductor Memory Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3(A)~(N)는 본 발명의 제1실시예에 따른 반도체 메모리소자의 제조공정도,제5(A)와 (B)는 본 발명의 반도체 메모리소자의 플레이트 전극 형성방법의 예시도3 (A) to (N) are manufacturing process diagrams of the semiconductor memory device according to the first embodiment of the present invention, and 5 (A) and (B) are examples of the plate electrode forming method of the semiconductor memory device of the present invention. Degree

Claims (19)

기판상에 게이트 절연막, 게이트를 순차 형성하는 공정과, 기판으로 불순물을 이온주입하여 게이트의 양측에 불순물 영역을 형성하는 공정과, 기판상에 제1절연막을 형성하는 공정과, 게이트 일측의 불순물 영역이 노출되도록 제1절연막을 식각하여 스토리지 전극용 콘택을 형성함과 동시에 게이트 타측의 불순물 영역상에 하부 보호층을 형성하는 공정과, 콘택을 통해 불순물 영역과 접촉되는 적어도 1층 이상으로 된 스토리지 전극을 형성하는 공정과, 스토리지 전극상에 적어도 1층 이상으로된 희생층을 형성하는 공정과, 스토리지 전극과희생층의 측벽에 희생 측벽 스페이서를 형성하는 공저오가, 제2졀연막을 기판전면에 걸쳐 형성하는 공정과, 제2절연막을 식각하여 하부 보호층상에 상부 보호층을 형성하고, 희생층을 노출시키는 공정과, 노출된 희생층을 식각하고 이어서 희생 측벽 스페이서를 식각하여 스토리지 노드를 노출시키는 공정과, 노출된 스토리지 전극상에 유전체막을 형성하는 공정과, 유전체막상에 플레이트 전극을 형성하는 공정과, 기판전면에 걸쳐 제3절연막을 형성하는 공정과, 감광막을 마스크로 제3절연막을 식각하여 상부 보호층을 노출시키는 공정과, 상기 감광막을 마스크로 하여 불순물 영역이 노출되도록 상부보호층 및 하부 보호층을 식각하여 비트라인 콘택을 형성하는 공정과, 비트라인 콘택을 통해 불순물 영역과 접촉되는 비트라인을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.A process of sequentially forming a gate insulating film and a gate on the substrate, a process of forming impurity regions on both sides of the gate by implanting impurities into the substrate, a process of forming a first insulating film on the substrate, and an impurity region on one side of the gate Forming a lower protective layer on the impurity region on the other side of the gate by etching the first insulating layer so as to expose the first insulating layer, and at least one storage electrode contacting the impurity region through the contact. Forming a sacrificial layer on the storage electrode and the sacrificial layer; and forming a sacrificial sidewall spacer on the sidewalls of the storage electrode and the sacrificial layer. Forming an upper protective layer on the lower protective layer by etching the second insulating layer, and exposing the sacrificial layer; Etching the living layer and then etching the sacrificial sidewall spacers to expose the storage node, forming a dielectric film on the exposed storage electrode, forming a plate electrode on the dielectric film, and a third insulating film over the entire surface of the substrate. Forming a photoresist layer; and etching the third insulating layer using the photosensitive film as a mask to expose the upper protective layer; and etching the upper protective layer and the lower protective layer to expose the impurity region using the photosensitive film as a mask to form a bit line contact. And forming a bit line in contact with the impurity region through a bit line contact. 제1항에 있어서, 다결정실리콘막을 SiH4또는 Si2H6중 하나를 원료가스로, PH3를 도우핑 가스로 이용하여 560 내지 620℃의 온도에서 화학기상 증착법으로 증착하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The semiconductor according to claim 1, wherein the polysilicon film is deposited by chemical vapor deposition at a temperature of 560 to 620 DEG C using either SiH 4 or Si 2 H 6 as a raw material gas and PH 3 as a doping gas. Method of manufacturing a memory device. 제1항에 있어서, 상, 하부 보호층은 희생층에 대하여 식각선택성이 있는 절연물질로 이루어진 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the upper and lower passivation layers are made of an insulating material having an etch selectivity with respect to the sacrificial layer. 제1항에 있어서 스토리지 전극과 희생층을 형성하는 방법은 기판전면에 걸쳐 다결정 실리콘막을 증착하는 공정과, 다결정 실리콘막을 패터닝하여 콘택을 통해 불순물 영역과 접촉되는 스토리지 전극을 형성하는 공정과, 기판전면에 걸쳐 절연막을 형성하고 패터닝하여 스토리지 전극상에 희생층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, further comprising: depositing a polycrystalline silicon film over the entire surface of the substrate; forming a storage electrode in contact with the impurity region through contact by patterning the polycrystalline silicon film; Forming a sacrificial layer on the storage electrode by forming and patterning an insulating film over the semiconductor substrate. 제4항에 있어서, 희생층용 절연막으로 산화막이 사용되는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of manufacturing a semiconductor memory device according to claim 4, wherein an oxide film is used as the insulating film for the sacrificial layer. 제5항에 있어서, 스토리지 노드용 다결정성실리콘막을 SiH4또는 Si2H6중 하나를 원료가스로, PH3를 도우핑 가스로 이용하여 560 내지 620℃의 온도에서 화학기상 증착법으로 증착하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 5, wherein the deposition of the polycrystalline silicon film for the storage node using chemical vapor deposition at a temperature of 560 to 620 DEG C using either SiH 4 or Si 2 H 6 as the source gas and PH 3 as the doping gas. A method of manufacturing a semiconductor memory device, characterized by 제1항에 있어서, 스토리지 전극과 희생층을 형성하는 방법은 상기 콘택을 통해 불순물 영역과 접촉되는 제1다결정 실리콘막을 기판전면에 증착하는 공정과, 제1다결정 실리콘막상에 제1절연막을 형성하는 공정과, 제1절연막을 패터닝하여 하부 보호층상부의 제1다결정 실리콘막상에만 제1절연막을 남겨두는 공정과, 제1절연을 포함한 제1다결정 실리콘막상에 제2다결정 실리콘막을 증착하는 공정과, 제2다결정 실리콘막상에 제2절연막을 형성하는 공정과, 제2 및 제1절연막을 식각하여 2층으로 된 희생층을 형성하고, 제1다결정 실리콘막을 식각하여 콘택을 통해 불순물 영역과 접촉되는 2층으로 된 스토리지 전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the method of forming the storage electrode and the sacrificial layer comprises depositing a first polycrystalline silicon film on the front surface of the substrate, the first polycrystalline silicon film being in contact with the impurity region through the contact, and forming a first insulating film on the first polycrystalline silicon film. Process of patterning the first insulating film, leaving the first insulating film only on the first polycrystalline silicon film on the lower protective layer, and depositing a second polycrystalline silicon film on the first polycrystalline silicon film including the first insulating film; Forming a second insulating film on the second polycrystalline silicon film; and etching the second and first insulating film to form a two-layer sacrificial layer, and etching the first polycrystalline silicon film to contact the impurity region through the contact. A method of manufacturing a semiconductor memory device, comprising the step of forming a storage electrode in layers. 제7항에 있어서, 희생층용 절연막으로 산화막이 사용되는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of manufacturing a semiconductor memory device according to claim 7, wherein an oxide film is used as the insulating film for the sacrificial layer. 제7항에 있어서, 스토리지 노드용 제1 및 제2다결정실리콘막을 SiH4또는 Si2H4중 하나를 원료가스로, PH3를 도우핑 가스로 이용하여 560 내지 620℃의 온도에서 화학기상 증착법으로 증착하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The chemical vapor deposition method according to claim 7, wherein the first and second polysilicon films for the storage node are formed at a temperature of 560 to 620 ° C. using one of SiH 4 or Si 2 H 4 as a source gas and a PH 3 as a doping gas. Method of manufacturing a semiconductor memory device, characterized in that the deposition. 제7항에 있어서, 희생층과 스토리지 노드는 서로 교대로 적층된 구조를 갖는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 7, wherein the sacrificial layer and the storage node have a stacked structure alternately stacked with each other. 제1항에 있어서, 희생 측벽 스페이서는 희생층과 동일물질로 이루어진 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the sacrificial sidewall spacer is made of the same material as the sacrificial layer. 제1항에 있어서, 희생층과 희생 측벽 스페이서를 불산을 포함한 용액을 이용하여 습식식각하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the sacrificial layer and the sacrificial sidewall spacer are wet etched using a solution containing hydrofluoric acid. 제1항에 있어서, 제3절연막을 형성한 후 기판 표면의 단차를 완화시켜 주기 위하여 제3절연막을 열처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of manufacturing a semiconductor memory device according to claim 1, further comprising a step of heat-treating the third insulating film after the third insulating film is formed so as to alleviate the step difference on the surface of the substrate. 제13항에 있어서, 제3절연막으로 BPSG 막이 사용되는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of manufacturing a semiconductor memory device according to claim 13, wherein a BPSG film is used as the third insulating film. 제1항에 있어서, 제3절연막을 완만한 경사면을 갖도록 식각하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the third insulating layer is etched to have a gentle inclined surface. 제15항에 있어서, 제3절연막을 HF를 포함한 불산용액을 이용하여 습식식각하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.16. The method of claim 15, wherein the third insulating film is wet etched using a hydrofluoric acid solution containing HF. 제1항에 있어서, 비트라인 콘택을 위한 식각공정시 SF6또는 Cl2중 하나의 가스를 이용한 건식식각법을 이용하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein in the etching process for bit line contact, a dry etching method using one of SF 6 and Cl 2 is used. 제1항에 있어서, 기판전면에 걸쳐 다결정 실리콘막을 일정두께로 증착한 후 증착두께 이상으로 다결정 실리콘막을 에치백하여 플레이트 전극을 자기정합적으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The semiconductor device manufacturing method according to claim 1, wherein the polyelectrode is deposited to a predetermined thickness over the entire surface of the substrate, and then the back electrode is etched back to at least the deposition thickness to form a plate electrode in a self-aligning manner. 제1항에 있어서, 기판전면에 걸쳐 다결정 실리콘막을 일정두께로 증착한 후 감광막을 마스크로 하여 다결정 실리콘막을 식각하여 플레이트 전극을 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of claim 1, wherein the polycrystalline silicon film is deposited to a predetermined thickness over the entire surface of the substrate, and then the plated electrode is formed by etching the polycrystalline silicon film using a photosensitive film as a mask. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950014658A 1995-06-02 1995-06-02 Semiconductor memory process KR0166839B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014658A KR0166839B1 (en) 1995-06-02 1995-06-02 Semiconductor memory process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014658A KR0166839B1 (en) 1995-06-02 1995-06-02 Semiconductor memory process

Publications (2)

Publication Number Publication Date
KR970003943A true KR970003943A (en) 1997-01-29
KR0166839B1 KR0166839B1 (en) 1999-01-15

Family

ID=19416438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014658A KR0166839B1 (en) 1995-06-02 1995-06-02 Semiconductor memory process

Country Status (1)

Country Link
KR (1) KR0166839B1 (en)

Also Published As

Publication number Publication date
KR0166839B1 (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US5164337A (en) Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5069747A (en) Creation and removal of temporary silicon dioxide structures on an in-process integrated circuit with minimal effect on exposed, permanent silicon dioxide structures
KR0180779B1 (en) Method for manufacturing semiconductor capacitor
KR0151196B1 (en) Manufacture of semiconductor memory device
JPH08306876A (en) Method of fabricating semiconductor device
KR970003943A (en) Manufacturing Method of Semiconductor Memory Device
KR0151257B1 (en) Method for manufacturing a semiconductor memory device
KR100244411B1 (en) Method for manufacturing semiconductor device
JPH0311551B2 (en)
KR100198660B1 (en) Memory cell capacitor fabrication method
KR920015539A (en) Single poly ypyrom cells and manufacturing method
KR950030397A (en) Capacitor Formation Method of Semiconductor Device
KR0162597B1 (en) Method for fabricating a capacitor of semiconductor device
JPH0685194A (en) Manufacture of semiconductor device
KR0136529B1 (en) The fabrication method for semiconductor memory device
KR100256302B1 (en) Method for manufacturing semiconductor memory device
KR930008074B1 (en) Method of fabricating for memory cell
KR930009584B1 (en) Method for manufacturing a capacitor
KR0120104B1 (en) Method for fabricating charge storage electrode of capacitor
JP2673678B2 (en) Method for manufacturing semiconductor memory device
KR930011260A (en) Method for manufacturing charge storage electrode with increased surface area
KR950012766A (en) Manufacturing method of MOS transistor
JPH0548032A (en) Manufacture of semiconductor device
KR970054096A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970030853A (en) Manufacturing method of nonvolatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130909

Year of fee payment: 16

EXPY Expiration of term