Claims (3)
반도체 소자의 층간 절연막 평탄화 방법에 있어서, 웨이퍼상에 토플러지를 갖는 다수의 하부층이 형성되는 단계와, 상기 다수의 하부층을 포함한 웨이퍼상에 층간 절연막을 형성하므로, 이로 인하여 상기 층간 절연막 표면에 다수의 골 부분과 다수의 마루 부분이 생기는 단계와, 상기 층간 절연막상에 포토레지스트를 두껍게 도포한 후, 상기 층간 절연막 표면에 생긴 다수의 마루 부분이 대부분 노출되도록 촛점심도를 맞추어 노광공정을 실시하는 단계와, 상기 포토레지스트의 노광된 부분을 현상공정으로 현상하여 상기 포토레지스트가 일부 남도록 하는 단계와, 남아있는 상기 포토레지스트를 식각 마스크로 하여 상기 층간 절연막의 노출된 마루 부분을 식각하여 층간 절연막의 표면을 평탄화하고, 이후 남아 있는 포토레지스트를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 평탄화 방법.A method of planarizing an interlayer insulating film of a semiconductor device, the method comprising: forming a plurality of underlayers having a top plug on a wafer; and forming an interlayer insulating film on a wafer including the plurality of underlayers, thereby forming a plurality of valleys on the surface of the interlayer insulating film. Forming a portion and a plurality of floor portions, applying a thick photoresist on the interlayer insulating film, and then performing an exposure process by adjusting a depth of focus so as to expose most of the floor portions formed on the surface of the interlayer insulating film; Developing the exposed portion of the photoresist by a developing process to partially leave the photoresist; and etching the exposed floor of the interlayer insulating layer using the remaining photoresist as an etch mask to planarize the surface of the interlayer insulating layer. And then removing the remaining photoresist The interlayer insulation film planarization method of the semiconductor element characterized by the above-mentioned.
제1항에 있어서, 상기 층간 절연막은 산화물, BPSG, PSG, BSG 및 SOG중 적어도 하나 이상을 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 평탄화 방법.The method of claim 1, wherein the insulating interlayer is formed by depositing at least one of oxide, BPSG, PSG, BSG, and SOG.
반도체 소자의 층간 절연막 평탄화 방법에 있어서, 웨이퍼상에 토폴러지를 갖는 다수의 하부층이 형성되는 제1단계와, 상기 다수의 하부층을 포함한 웨이퍼상에 층간 절연막을 형성하므로, 이로 인하여 상기 층간 절연막 표면에 다수의 골 부분과 다수의 마루 부분이 생기는 제2단계와, 상기 층간 절연막상에 포토레지스트를 두껍게 도포한 후, 상기 층간 절연막 표면에 생긴 다수의 마루 부분중 일부가 노출되도록 촛점심도를 맞추어 노광공정을 실시하는 제3단계와, 상기 노광공정에 의해 노출된 포토레지스트의 부분을 현상공정으로 현상하여 상기 포토레지스트가 일부 남도록 하는 제4단계와, 상기 현상공정에 의해 남아 있는 상기 포토레지스트를 식각 마스크로 하여 상기 층간 절연막의 노출된 마루 부분을 식각하는 제5단계와, 상기 제3, 4 및 제5단계를 상기 층간 절연막의 마루 부분이 없어질 때까지 반복 실시하여 층간 절연막의 표면을 평탄화하고, 이후 남아 있는 포토레지스트를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 평탄화 방법.In the method of planarizing the interlayer insulating film of a semiconductor device, the first step of forming a plurality of lower layers having a topology on the wafer and forming an interlayer insulating film on the wafer including the plurality of lower layers, thereby resulting in the surface of the interlayer insulating film A second step in which a plurality of valleys and a plurality of floors are formed, and after the photoresist is thickly applied on the interlayer insulating film, an exposure process is performed by adjusting the depth of focus so that a part of the plurality of floors formed on the surface of the interlayer insulating film is exposed. And a fourth step of developing a portion of the photoresist exposed by the exposure process by a developing process so that a part of the photoresist remains, and etching the photoresist remaining by the developing process. Etching the exposed floor portions of the interlayer insulating film, and forming the third, fourth, and fifth steps. Method for planarizing an interlayer insulating film of a semiconductor device which comprises the steps of repeatedly performed until the top portions of the insulating film between layers not flatten the surface of the interlayer insulating film, and removing the photoresist remaining after.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.