KR970003616A - 반도체 장치의 층간절연막 형성방법 - Google Patents

반도체 장치의 층간절연막 형성방법 Download PDF

Info

Publication number
KR970003616A
KR970003616A KR1019950015918A KR19950015918A KR970003616A KR 970003616 A KR970003616 A KR 970003616A KR 1019950015918 A KR1019950015918 A KR 1019950015918A KR 19950015918 A KR19950015918 A KR 19950015918A KR 970003616 A KR970003616 A KR 970003616A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
semiconductor device
temperature
Prior art date
Application number
KR1019950015918A
Other languages
English (en)
Other versions
KR0147650B1 (ko
Inventor
형영우
장윤기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950015918A priority Critical patent/KR0147650B1/ko
Publication of KR970003616A publication Critical patent/KR970003616A/ko
Application granted granted Critical
Publication of KR0147650B1 publication Critical patent/KR0147650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 장치의 층간절연막의 형성방법에 관하여 개시한다. 본 발명은 반도체 장치의 평탄화된 층간절연막의 형성방법에있어서, 상기 평탄화된 층간절연막은 하지막 상에 절연물질층을 형성하는 단계와, 상기 절연물질층을 질소 또는 산소가스의 제1의 온도에서 1차 열처리를 실시하고 인시튜로 스팀(steam)분위기의 제2의 온도에서 2차 열처리를 실시하여 평탄화하는 단계를 포함하여 형성하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성방법을 제공한다. 본 발명에 의하면,층간절연막의 표면에 석출입자를 발생시키지 않아 후속의 배선형성방법에 있어서 배선의 단락이나 단선을 방지할 수 있다.

Description

반도체 장치의 층간절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 및 제3B도는 본 발명에 의한 반도체 장치의 층간절연막 형성방법을 설명하기 위하여 나타낸 단면도이다.

Claims (5)

  1. 반도체 장치의 평탄화된 층간절연막의 형성방법에 있어서, 상기 평탄화된 층간절연막은 하지막 상에 절연물질층을 형성하는 단계와, 상기 절연물질층을 질소 또는 산소가스의 제1의 온도에서 1차 열처리를 실시하고 인시튜로 스팀분위기의 제2의 온도에서 2차 열처리를 실시하여 평탄화하는 단계를 포함하여 형성하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 BPSG막으로 구성하는 것을 특징으로 하는 반도체 장치의 층간절연막형성방법.
  3. 제1항에 있어서, 상기 제1의 온도는 800~1000℃인 것을 특징으로 하는 반도체 장치의 층간절연막 형성방법.
  4. 제1항에 있어서, 상기 제2의 온도는 700~850℃인 것을 특징으로 하는 반도체 장치의 층간절연막 형성방법.
  5. 제1항에 있어서, 상기 스팀분위기는 수소가스 3~20ℓ와 산소 1~15ℓ로 이루어지는 것을 특징으로 하는 반도체 장치의 층간절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015918A 1995-06-15 1995-06-15 반도체 장치의 층간절연막 형성방법 KR0147650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950015918A KR0147650B1 (ko) 1995-06-15 1995-06-15 반도체 장치의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015918A KR0147650B1 (ko) 1995-06-15 1995-06-15 반도체 장치의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970003616A true KR970003616A (ko) 1997-01-28
KR0147650B1 KR0147650B1 (ko) 1998-11-02

Family

ID=19417241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015918A KR0147650B1 (ko) 1995-06-15 1995-06-15 반도체 장치의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0147650B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004278A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR100599439B1 (ko) * 2000-06-30 2006-07-12 주식회사 하이닉스반도체 리프레쉬 특성을 향상시킬 수 있는 디램 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004278A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR100599439B1 (ko) * 2000-06-30 2006-07-12 주식회사 하이닉스반도체 리프레쉬 특성을 향상시킬 수 있는 디램 소자 제조 방법

Also Published As

Publication number Publication date
KR0147650B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
TW429428B (en) Semiconductor device and process of making the same
MY115056A (en) Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof
KR960026671A (ko) 반도체장치의 제조방법
JP2000286254A5 (ko)
KR960039147A (ko) 접속홀의 플러그 형성 방법
EP0406025A3 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
TW356572B (en) Method for forming metal wiring of semiconductor devices
KR970052338A (ko) 반도체 소자의 제조방법
KR970003616A (ko) 반도체 장치의 층간절연막 형성방법
KR890012361A (ko) 반도체 소자 제조방법
TW429523B (en) Method of manufacturing semiconductor device
KR970003512A (ko) 반도체 소자의 콘택홀 형성방법
KR960002520A (ko) 반도체 소자의 층간 절연막 형성방법
TW326098B (en) Process of manufacturing semiconductor device with a metallic silicide layer of low resistance
KR970053471A (ko) 반도체소자의 소자분리막 제조방법
KR960026354A (ko) 반도체 소자의 층간절연층 평탄화 및 확산방지층 형성방법
KR970052909A (ko) 반도체 장치의 평탄화 방법
KR970052580A (ko) 반도체 장치의 층간 절연막 평탄화 방법
KR980005540A (ko) 반도체 소자의 금속 배선 형성방법
KR980006331A (ko) 반도체 소자의 커패시터 형성방법
KR980005847A (ko) 반도체 소자의 층간 절연막 형성방법
KR940004733A (ko) 층간절연막의 평탄화방법
KR980005532A (ko) 반도체 소자의 금속배선 형성방법
KR970003612A (ko) 반도체소자의 트렌치 형성방법
KR930011278A (ko) 반도체 소자의 금속박막 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee