KR970000694B1 - 반도체장치의 에칭종점검출방법 - Google Patents

반도체장치의 에칭종점검출방법 Download PDF

Info

Publication number
KR970000694B1
KR970000694B1 KR1019920017157A KR920017157A KR970000694B1 KR 970000694 B1 KR970000694 B1 KR 970000694B1 KR 1019920017157 A KR1019920017157 A KR 1019920017157A KR 920017157 A KR920017157 A KR 920017157A KR 970000694 B1 KR970000694 B1 KR 970000694B1
Authority
KR
South Korea
Prior art keywords
etching
helium
intensity
chamber
dry
Prior art date
Application number
KR1019920017157A
Other languages
English (en)
Other versions
KR930006841A (ko
Inventor
시게히코 가네다케
도시히코 가츠라
마사히로 아베
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR930006841A publication Critical patent/KR930006841A/ko
Application granted granted Critical
Publication of KR970000694B1 publication Critical patent/KR970000694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

내용 없음.

Description

반도체장치의 에칭종점검출방법
제1도는 본 발명의 제1실시예에서 사용되는 드라이(dry) 에칭장치의 구성을 나타낸 개략도.
제2도는 본 발명의 제1실시예에서의 대상에칭물의 단면도.
제3도는 에칭시간에 대한 헬륨 발광강도의 변화를 나타낸 도면.
제4도는 3매의 대상에칭물마다 에칭시간에 대한 헬륨의 발광강도의 변화를 나타댄 도면.
제5도는 에칭시간에 대한 알루미늄 발광강도의 변화를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
7 : 발광분광 스펙트르 필터 (spectre filter)
12 : SiO2막 12 : Al막
[산업상의 이용분야]
본 발명은 드라이(dry)에칭의 종점(終点)검출방법에 관한 것이다.
[종래의 기술 및 그 문제점]
종래의 대부분의 드라이에칭장치에 있어서, 에칭량의 관리는 시간제어에 의해 수행되고 있다. 에칭속도의 재현성이 좋은 경우에는 에칭량의 관리를 시간제어로 수행해도 실용상의 문제는 발생하지 않는다. 그러나, 에칭속도의 재현성이 불충분한 경우에는, 시간제어를 채용하면 배치(batch : 일괄처리)식의 경우는 배치마다. 매옆(枚葉)식의 경우는 기판마다 오버(over) 에칭시간이 다르므로, 가공정밀도의 저하를 초래하게 된다.
그 때문에, 직접 눈으로 봄으로써 에칭량의 관리를 수행했지만, 이 방식도 기판의 에칭 가공중, 항상 작업자가 감시할 필요가 생겨 생산량의 저하를 초래하게 되었다.
그래서, 에칭량의 새로운 관리방법(종점검출방법)으로서, 일부의 반응성 이온에칭장치(이하, RIE라 약칭한다)에 있어서, 에칭중의 플라즈마 발광분광 스펙트르(spectrie : 스펙트럼)강도의 감시(monitering)가 수행되고 있다.
대상에칭물로서 절연막위에 형성된 A1 또는 A1합금의 에칭을 예로들어 설명한다. 여기에서는, 스펙트르강도의 측정파장을 A1의 파장 396mm로 하고 있다. 이 경우에 얻어진 A1의 스펙트르강도의 경시변화(脛時變化)를 제5도에 나타낸다. 제5도는 동일 구조의 시료 a,b를 동일한 에칭조건으로 매엽식 에칭장치에 의해 연속처리했을 때의 에칭시간에 대한 알루미늄 발광강도의 변화를 나타낸 도면으로서, 에칭종료시간은 같은데도 다른 파형을 취한 예이다. t0에서 에칭 개시, t3에서 에칭종료이다.
그래서, 제5도의 파형으로부터 얻어진 에칭의 종점검출방법을 시료 a를 예로 들어 설명한다. 먼저, 비교적 강도변화가 적은 t1~t2사이의 발광강도 I의 평균치(It1+It2)/(It2-It1)의 70%로 발광강도 I가 저하하는 시간을 사전의 측정에 의해 에칭종료시간으로 하고 있다(t3a). 또한, 동일한 방법으로 시료 b에 관해서는 에칭종료시간은 t3b이다. 즉, 시료 a 및 b 모두 에칭종료시간은 t3지만, 파형으로부터 얻어진 t3a, t3b는 다르게 되어 있다. 따라서, A1의 파장을 감시하여도, 발광강도(I)의 파형은 재현성이 떨어지기 때문에, 적절한 에칭의 종점검출방법을 판정할 수 없다.
상술한 바와 같이 동일 구조의 기판이고, 또 직접 눈으로 봄으로써 에칭종료의 판정을 수행한다고 하더라도, 에칭속도에 재현성이 없다. 더구나, 구조가 다른(에칭패턴이 다른) 기판에서는, 에칭속도의 재현성은 바랄 수 조차 없다. 따라서 A1의 발광분광 스펙트르강도를 이용해서 고정밀도한 에칭의 종점검출 및 구조가 다른 기판을 에칭하는 것은 곤란하다.
[발명의 목적]
이에 본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, 드라이에칭에서의 에칭종료의 판정들 재현성 좋게 검출할 수 있는 종점검출방법을 제공함으로써, 고정밀도의 에칭처리, 에칭공정의 안정화 및 장치의 자동화를 도모함에 그 목적이 있다.
[발명의 구성]
한쌍의 평행평판 전극을 포함하는 챔버를 구비하는 단계와 ; 상기 한쌍의 평행평판 전극중 하나에 대상에칭물을 접속하는 단계 ; 상기 챔버에 헬륨가스를 포함하는 에칭가스를 도입하는 단계 및 ; 드라이에칭의 종점에 있어서 발광분광 스펙트르강도의 피크를 검출하기 위해 439nm의 파장을 갖춘 상기 헬륨가스의 발광분광 스펙트르강도를 감시하는 동안, 상기 대상에칭물을 드라이에칭하도록 상기 한쌍의 평행평판 전극에 교차하는 고주파전원을 공급하는 단계를 구비하여 구성되는 것을 특징으로 한다.
(작용)
드라이에칭에 있어서, 에칭중 헬륨의 발광분광 스펙트르강도를 감시하면, 에칭시간에 대한 발광강도의 단일 피크(peak)가 나타난다. 그 단일 피크는 기판마다 다르지만, 에칭의 종점에서 현저하게 나타난다. 그 때문에, 다른 구조의 기판을 에칭하는 경우에도, 쉽게 에칭의 종점검출이 가능하다. 따라서, 고정밀도한 에칭처리, 에칭공정의 안정화 및 에칭장치의 자동화를 도모할 수 있게 된다.
(실시예)
이하, 도면을 참조해서 본 발명의 제1실시예를 상세히 설명한다.
먼저, 제1도를 참조해서 평행평판 전극구조를 갖춘 드라이에칭장치의 구성을 설명한다. 챔버(chamber ; 1)의 내부에 상부전극(2)과 하부전극(3)이 평행하게 설치되어 있고, 고주파전원(4)에 접속되어 있다. 에칭가스는 상부전극(2)의 구멍(hole)으로부터 도입되어, 챔버(1)의 하부에 구비된 배기구(6)로부터 배기된다. 시료(5)는 하부전극(5)의 위에 배치된다. 그리고, 에칭가스의 발광분광 스펙트르를 측정하기 위해서, 챔버(1)에 발광분광 스펙트르 필터(spectre filter 7)가 설치되어 있다.
시료(5)를 제2도에 나타낸다. 실리콘기판(11)위에 SiO2막(12)이 형성되어 있고, 그들 위에 배선층으로서 Al막(13)이 스퍼터링(sputte-ring)되어 있으며, 소망하는 배선패턴인 에칭마스크(mask : 14)가 Al막(13)위에 리소그라피(lithography)법에 의해 형성되어 있다. 여기에서,SiO2막(12)위의 Al막(13)은 10000Å의 막 두께를 갖는다. 또한, Al막(13)은, 예컨대 Al-Si-Cu합금으로 이루어져 있다.
시료(5)에 나타내어진 에칭마스크(14)를 마스크되어 있지 않은 Al막(13)을 SiO2막(12)까지 에칭한다. 공정조건은,
에칭가스 SiCl4/Cl2/He=50/100/400[SCCM]
압 력 100[Pa],
출 력 300 [W]이다.
그리고, 에칭의 종검검출을 위해서 헬륨의 파장 439nm의 발광분광 스펙트르를 감시한다. 헬륨의 파장은 헬륨의 파장용 발광분광 스펙트르 필터(7)를 통하여 감시된다. 그 경우의 상태가 에칭시간에 대한 헬륨 발광강도의 변화를 나타낸 제3도이다. t0는 에칭개시시간이고, t3는 에칭종료시간이다. 여기에서, 헬륨은 에칭종료시에 있어서 단일 피크를 갖는다. 이것은, Al막(13)을 에칭할 때는 Al의 파장이 가장 강하지만, Al막(13)의 에칭을 종료함으로써 헬륨의 파장이 극단적으로 강해지기 때문이다. 더구나, 단일 피크에 의한 에칭종료의 판정은 직접 눈으로 구한 에칭종료시간과 정확히 일치하고 있다.
또한, 시료(5)와 동일한 구조를 지닌 대상에칭물 a, b, c를 시료(5)와 동 조건에서 연속적으로 에칭한다.
그 경우의 헬륨 발광분광 스펙트르강도를 감시한 것을 제4도에 나타낸다. 대상에칭물마다 에칭종료시간은 다르지만, 각각 단일 피크를 갖기 때문에, 쉽게 피크에 대응하는 에칭종료시간 t3a, t3b, t3c를 얻을 수가 있다.
따라서, 재현성 있는 에칭종료의 판정방법이라고 할 수 있다.
또한, 본 예에서는 Al합금의 에칭에 적용한 경우에 관해서 설명했지만, 공정가스로서 헬륨가스를 채용한 드라이에칭 전반에 적용가능하다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 에칭종료시간은 헬륨의 발광강도의 단일 피크에 도달하는 시간과 정확히 일치하고, 또 한편 쉽게 에칭의 종료판정을 할 수 있기 때문에, 고정밀도한 에칭의 종점검출이 가능하게 된다. 더구나, 재현성이 우수하기 때문에 드라이에칭의 자동화가 가능하게 된다.

Claims (5)

  1. 한쌍의 평행평판 전극을 포함하는 챔버를 구비하는 단계와 ; 하나의 상기 한쌍의 평행평판 전극에 대상에칭물을 접속하는 단계 ; 상기 챔버에 헬륨가스를 포함하는 에칭가스를 도입하는 단계 ; 드라이에칭의 종점에 있어서 상기 발광분광 스펙트르강도의 피크를 검출하기 위해 439nm의 파장을 갖춘 상기 헬륨가스의 발광분광 스펙트르강도를 감시하는 동안, 상기 대상에칭물을 드라이에칭하도록 상기 한쌍의 평행평판전극에 교차하는 고주파전원을 공급하는 단계를 구비하여 구성된 것을 특징으로 하는 에칭종점검출방법.
  2. 제1항에 있어서, 헬륨의 상기 발광분광 스펙트르강도의 상기 피크가 단일인 것을 특징으로 하는 에칭종점검출방법.
  3. 제1항에 있어서, 헬륨의 상기 발광분광 스펙트르강도의 상기 피크가 상기 대상에칭물의 상기 드라이에칭이 종료된 후에 나타나는 것을 특징으로 하는 에칭종점검출방법.
  4. 제1항에 있어서, 헬륨의 상기 발광분광 스펙트르강도는 상기 챔버에 부착된 발광분광 스펙트르 필터(7)에 의해 검출되는 것을 특징으로 하는 에칭종범검출방법.
  5. 제1항에 있어서, 상기 대상에칭물은 Al과, Al합금, 폴리실리콘, 금속 및 산화실리콘을 포함하는 절연체로부터 선택되는 것을 특징으로 하는 에칭종점검출방법.
KR1019920017157A 1991-01-26 1992-09-21 반도체장치의 에칭종점검출방법 KR970000694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-247330 1991-01-26
JP3247330A JP3015540B2 (ja) 1991-09-26 1991-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR930006841A KR930006841A (ko) 1993-04-22
KR970000694B1 true KR970000694B1 (ko) 1997-01-18

Family

ID=17161801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017157A KR970000694B1 (ko) 1991-01-26 1992-09-21 반도체장치의 에칭종점검출방법

Country Status (3)

Country Link
US (1) US5261998A (ko)
JP (1) JP3015540B2 (ko)
KR (1) KR970000694B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790084B2 (ja) * 1995-08-16 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5793913A (en) * 1996-07-10 1998-08-11 Northern Telecom Limited Method for the hybrid integration of discrete elements on a semiconductor substrate
US5712702A (en) * 1996-12-06 1998-01-27 International Business Machines Corporation Method and apparatus for determining chamber cleaning end point
US6060328A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. Methods and arrangements for determining an endpoint for an in-situ local interconnect etching process
US6174407B1 (en) 1998-12-03 2001-01-16 Lsi Logic Corporation Apparatus and method for detecting an endpoint of an etching process by transmitting infrared light signals through a semiconductor wafer
US6136719A (en) * 1999-04-30 2000-10-24 Lsi Logic Corporation Method and arrangement for fabricating a semiconductor device
US6828249B2 (en) * 2002-03-20 2004-12-07 Infineon Technologies Richmond, Lp. System and method for enhanced monitoring of an etch process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593925A (ja) * 1982-06-29 1984-01-10 Ulvac Corp ドライエツチングの制御および終点検出方法
JPS6223113A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 終点検出方法
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
JPS6381929A (ja) * 1986-09-26 1988-04-12 Anelva Corp ドライエッチング終点検出方法
JPS63244847A (ja) * 1987-03-31 1988-10-12 Anelva Corp ドライエッチング終点検出方法
US4948462A (en) * 1989-10-20 1990-08-14 Applied Materials, Inc. Tungsten etch process with high selectivity to photoresist
DE69126149T2 (de) * 1990-01-22 1998-01-02 Sony Corp Trockenätzverfahren
US5198072A (en) * 1990-07-06 1993-03-30 Vlsi Technology, Inc. Method and apparatus for detecting imminent end-point when etching dielectric layers in a plasma etch system

Also Published As

Publication number Publication date
US5261998A (en) 1993-11-16
KR930006841A (ko) 1993-04-22
JPH0590216A (ja) 1993-04-09
JP3015540B2 (ja) 2000-03-06

Similar Documents

Publication Publication Date Title
KR920010726B1 (ko) 반도체 제조장치의 크리닝 종점 판정방법
KR100411318B1 (ko) 반도체 플라즈마 처리에 있어서의 종점 검출 방법
JP4051470B2 (ja) 終点検出方法
JPH0528895B2 (ko)
KR20020000102A (ko) 발광분광법에 의한 피처리재의 막두께 측정방법 및 그것을사용한 피처리재의 처리방법
JPS58218121A (ja) シリコンのドライエツチングモニタリング方法
US6447691B1 (en) Method for detecting end point of plasma etching, and plasma etching apparatus
US4528438A (en) End point control in plasma etching
KR970000694B1 (ko) 반도체장치의 에칭종점검출방법
CA1071579A (en) End point control in plasma etching
US6599759B2 (en) Method for detecting end point in plasma etching by impedance change
KR20010007450A (ko) 플라즈마－강화된 식각공정에서 식각의 종점을 검출하는방법
KR100945889B1 (ko) 플라즈마 처리의 판정방법
JPH03181129A (ja) エッチングの終点検知方法
JP2906752B2 (ja) ドライエッチング方法
JP3415074B2 (ja) Ｘ線マスクの製造方法およびその装置
JPH0343772B2 (ko)
KR100478503B1 (ko) 식각종점 제어장치 및 그를 이용한 식각종점 제어방법
JPS62282435A (ja) エツチングの終点検出方法
JPH05175165A (ja) プラズマ装置
JPH10335307A (ja) 加工プロセスの終点検出方法およびそれを用いた装置
JP2000124198A (ja) プラズマエッチング装置及びプラズマエッチング方法
JPH05152254A (ja) ドライエツチング装置
KR100902365B1 (ko) 반도체제조장치
KR20000060211A (ko) 반도체소자의 식각 종료점 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee