KR970000462B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR970000462B1
KR970000462B1 KR1019860009284A KR860009284A KR970000462B1 KR 970000462 B1 KR970000462 B1 KR 970000462B1 KR 1019860009284 A KR1019860009284 A KR 1019860009284A KR 860009284 A KR860009284 A KR 860009284A KR 970000462 B1 KR970000462 B1 KR 970000462B1
Authority
KR
South Korea
Prior art keywords
well region
high concentration
well
concentration
type
Prior art date
Application number
KR1019860009284A
Other languages
English (en)
Other versions
KR870005459A (ko
Inventor
아쓰오 와다나베
요시아끼 야자와
아쓰시 히라이시
마사다까 미나미
다까히로 나가노
다까히데 이께다
나오히로 몬마
Original Assignee
가부시끼가이샤 히다찌 세이사꾸쇼
미쓰다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌 세이사꾸쇼, 미쓰다 가쓰시게 filed Critical 가부시끼가이샤 히다찌 세이사꾸쇼
Publication of KR870005459A publication Critical patent/KR870005459A/ko
Application granted granted Critical
Publication of KR970000462B1 publication Critical patent/KR970000462B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/921—Radiation hardened semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 장치
제1도는 본 발명의 일실시예시도.
제2도는 제1도의 MOSFET의 제조프로세스 표시도.
제3도는 본 발명의 다른 실시예시도.
제4도는 제3도의 Bi-CMOS 반도체장치의 제조프로세스 표시도.
제5도∼제8도는 본 발명의 기술적 근거 설명도.
제9도는 종래의 MOSFET가 작성되는 웰의 불순물 분포를 표시한 표시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : P형 웰영역
3 : 고농도층 120 : N형 웰영역
본 발명은 반도체 장치에 관한 것으로서 특히 고신뢰성을 구비하여 고집적, 고속의 MOSFET를 반도체 기판의 웰에 실현할 수 있는 반도체 장치에 관한 것이다. 제9도에 종래의 MOSFET가 형성되는 웰의 불순물 농도분포(웰구조)를 표시한다. 이들은 소리드 스테이트 테크노로지 8월(1984년) 제123, 131페이지(Solid State Technlogy, August(1984년)pp.123,131)에 기술되어 있다. 제9도(a)는 현재 가장 일반적으로 실시되고 있는 웰구조이고 표면에서 깊이 방향으로 대략 균일한 농도분포로 되어 있다. 제9도(b)(c)는 표면에서 깊은 곳에 고농도층이 있다. 이것은 리트로그레이드(Retrograde)웰이라고 호칭되는 것이다. 고농도층을 부가하여 웰의 저항을 하강시켜 N채널 MOSFET와 P채널 MOSFET가 공존하는 CMOS 구조에서 발생하는 고유의 문제나 기생 사이리스타 효과를 회피할 수 있다. 제9도(b)와 (c)의 상이점은 (b)가 고농도층이 표면에 접근하고 (c)는 깊은 곳에 존재하는 점이다. 일반적으로 MOS의 웰영역의 농도는 게이트전극에 전압을 인가하고 채널이 형성하기 시작하는 개시전압, 드레시홀드 전압(VTH)과 깊은 관계가 있다. 농도가 높을 수록 VTH는 높아진다. 또한 웰에 소오스와 역방향의 전압을 인가(기판 바이어스를 가한다)한때 게이트 직하의 공핍층이 표면 깊이 방향에 연장되어 공핍층내의 고정 전하량이 증대하기 때문에 VTH는 높아진다. 이 기판 바이어스시의 VTH증가의 비율의 기판효과 정수 K라고 호칭하지만 K는 농도가 높을 수록 커지고 웰영역의 전위가 고정할 수 없는 집적회로에서는 회로성능을 저하시켜 바람직하지 않다. 리트로그레이드의 웰구조는 고농도층이 존재하기 때문에 상술한 바와 같은 VTH및 K등의 MOS 특성에 미치는 영향을 회피할 대책이 필요하였다. 제9도(b)의 예에서는 고농도층이 표면 근방에 있기 때문에, VTH및 K의 대폭적인 증가를 초래하는 문제가 있다. 한편 미세 MOSFET에 있어 또 하나의 중요한 기술과제에 α선 소프트에러의 문제가 있다. 이것은 특히 메모리 제품의 경우, 패키지 재료에 미량 포함되는 우란이나 토리움등의 방사성 원소에서 방출되는 α입자가 MOSFET에 입사하면 반도체기판중에서 약 106개의 전자-정공대를 발생하고 그것이 잡음전하로 되어 메모리가 일과성(一過性)의 오동작을 발생하게 된다. 이것을 α선 소프트에러라고 한다. 리트로그레이드 웰구조에 있어 고농도층은 그 밑에 위치하는 부분에서 발생한 잡음전하에 대하여 전위장벽으로 작용하고 MOSFET의 드레인에 잡음전하가 유입하는 것을 방지하는 효과가 있다. 그러나 고농도층보다 표면측에서 발생한 잡음전하에 대하여는 장벽효과가 없고 이것을 방지하는 대책은 표면에 고농도층을 가능한 한 접근시켜 이 부분에서의 잡음전하 발생량을 저감시키는 것이다. 제9도(c)의 실시예에서는 고농도층이 깊이 곳에 있기 때문에 상기한 의미의 잡음전하량을 작게 하는 배려가 없어 α선 소프트에러의 문제를 해결할 수 없다. 그러므로 본 발명의 목적은 고농도층이 설치된 웰구조에 있어서 상술한 고농도층의 MOS 특성에 미치는 악영향을 해소하고 동시에 α선 소프트에러율의 향상을 도모하고 고신뢰성을 실현하는 MOSFET를 구비한 반도체 장치를 제공하고자 하는 것이다. 본 발명의 특징은 리트로그레이드 웰구조에 있어서 깊이방향의 농도 분포가 고농도층을 형성하므로서 계곡 형상부분을 갖고 그 최소농도점, 즉 극소점을 농도가 5×1015㎝-3이하, 기판표면에서 1.6㎛이내의 깊은 곳에 형성하는 것이다. 상기 구조의 작용을 설명한다. 제5도는 본 발명의 웰구조의 대표예를 구체적으로 표시한 것이다. 웰영역의 도전형은 P형이다. 본 발명에 의하면 동 도면에서 사선을 표시한 영역에 농도분포의 극소점이 존재할 필요가 있고 본 예에서 표면에서 0.5㎛ 근방에 극소점이 존재하고 있다. 우선 내(耐) α선 소프트웨어의 문제를 고려한다. 제5도에 예시한 농도분포를 가진 웰구조로 잡음전하가 문제로 되는 것은 특히 고농도층 중에서 최대농도점보다 표면측에서 발생하는 잡음전하이다. 그러므로 최대 농도점의 표면에서의 위치와 잡음전하의 포획량의 관계를 해석하고 그 결과를 제6도로 도시하였다. 통상 포획전하량의 허영 한계치는 20fc이므로 동도면에서 최대농도점은 표면에서 1.6㎛ 이하가 된다. 문제의 극소점은 최대농도점보다 표면에 가까우며 상기의 해석 결과에서 적어도 1.6㎛이내로 하여야 한다. 다음에 고농도층의 영향을 VTH, K의 면에서 검토하고 다음에 제시하는 신규한 결과를 발견할 수가 있다. 제7도는 제5도에 예시되어 있는 웰의 농도분포 중 극소점의 농도와 VTH, K의 관계를 조사한 결과이다. VTH는 1016㎝-3까지 대략 일정하게 유지되지만 그 이상에서는 증가한다. 한편 K는 농도와 함께 단조롭게 증가하고 VTH의 변화와는 상이하다. 이것은 K가 VTH보다 표면의 깊은 부분의 농도를 반영하고 있기 때문이다. 또한 이 결과에 의하면 극소점의 농도는 VTH보다 K를 고려하여 결정하여야만 하는 것도 알게 되었다. K의 허용치는 다음의 기준으로 설정할 수 있다. 즉 일반의 LSI에서 사용하는 전원전압은 5V인 것에 의하여 기판 바이어스는 최대 5V가 최악 케이스라는 것을 고려하여 이 조건에서도 VTH가 배중되지 않을 것이 필요하다. 이것은 K를 0.5√V이하로 하는 것이고 제7도에 표시한 결과에 의하면 농도를 5×1016㎝-3이하로 하여할 것이라는 것을 알 수 있다. 상기에서 상술한 신규한 검토 결과에 의하여 전기한 신기술이 명확하게 되었다.
[실시예 1]
제1도는 N채널 MOSFET의 단면구조이다. 반도체기판(1)으로서 p-형 실리콘을 사용하고 p-형의 웰영역(2)이 형성되며 웰영역(2)은 고농도층(3)을 갖고 있다. 웰영역(2)중에서 N+형 소오스, 드레인(4), 게이트산화막(5), 게이트전극(6)에 의하여 구성된 N채널 MOSFET(10)가 형성되어 있다.
웰영역(2) 내의 점선이 극소점의 위치를 표시한 것이다. 다음에서 그 제작 프로세스의 일예를 제2도로 설명한다.
Figure kpo00001
[실시예 2]
본 발명을 채용한 다른 실시예로서 바이폴러와 CMOSFET가 동일기판중에 존재하는 Bi-CMOS반도체장치를 제3도에 표시한다.
100은 P채널 MOSFET로서 N+형 고농도층(30)을 가진 N형 웰영역(120), p+형 소오스, 드레인(140), 게이트산화막(5), 게이트전극(160)에 의하여 구성되었다. 200은 NPN 바이폴러 트랜지스터이다. 240은 p형 베이스층이고 N형의 콜렉터층은 p채널 MOSFET의 N+형 고농도층(30)을 가진 N형 웰영역(120)과 동일하게 하고 있다.
본 실시예에 의하면 N형 웰영역(120)의 최소 1∼2㎛정도로 얇게 할 수 있기 때문에 전류이득 대역폭이 매우 높은 바이폴러 트랜지스터를 형성할 수 있다. 제4도에 본 실시예의 형성 프로세스의 일예를 표시한다.
Figure kpo00002
제8도에 상기 실시예에서 형성되는 N형 웰영역의 게이트 하의 기판깊이 방향에 관한 농도분포를 그 대표예에 대하여 표시한다.
그농도층(30)을 안티몬의 확산으로 형성하고 있기 때문에 최대농도가 1019cm-3이상으로 되어 대폭적인 웰저항의 저감이 실현되었다. 또한 극소점은 N웰 이어도 제5도에 표시한 조건이 만족되고 있다. 상기 실시예에서는 고농도층(3)(30)을 에피택셜공정을 이용하여 형성하고 있지만 이외의 방법으로서 고 에너지 이온 타입법으로도 형성할 수 있다. 본 발명에 의하면 리트로그레이드형 웰구조의 최대의 문제점인 드세히홀드전압, 기판효과 정수의 증가를 방지할 수 있고 얇은 웰구조 중에 고성능의 MOSFET를 형성한 반도체 장치를 얻을 수 있게 되는 것이다.

Claims (1)

  1. 반도체기판의 소정 영역에 웰영역이 형성되어 이 웰영역 내 MOSFET를 형성한 반도체 장치에 있어서, 웰영역의 불순물 농도분포는 표면보다 깊은 부분에서 계곡형상을 가지며 그 속점은 그 농도가 5×1015cm-3이하이고 반도체기판 표면에서 1.6㎛이내의 깊은 곳에 위치하고 있는 것을 특징으로 하는 반도체 기억장치.
KR1019860009284A 1985-11-29 1986-11-04 반도체 장치 KR970000462B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60267170A JPH0770606B2 (ja) 1985-11-29 1985-11-29 半導体装置
JP60-267170 1985-11-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016676A Division KR960016692A (ko) 1985-11-29 1994-07-11 반도체장치

Publications (2)

Publication Number Publication Date
KR870005459A KR870005459A (ko) 1987-06-09
KR970000462B1 true KR970000462B1 (ko) 1997-01-11

Family

ID=17441073

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019860009284A KR970000462B1 (ko) 1985-11-29 1986-11-04 반도체 장치
KR1019940016676A KR960016692A (ko) 1985-11-29 1994-07-11 반도체장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940016676A KR960016692A (ko) 1985-11-29 1994-07-11 반도체장치

Country Status (3)

Country Link
US (2) US4963973A (ko)
JP (1) JPH0770606B2 (ko)
KR (2) KR970000462B1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770606B2 (ja) * 1985-11-29 1995-07-31 株式会社日立製作所 半導体装置
US5093707A (en) * 1988-04-27 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor device with bipolar and cmos transistors
JP2569171B2 (ja) * 1989-04-12 1997-01-08 株式会社日立製作所 半導体装置
JP4255142B2 (ja) * 1998-02-05 2009-04-15 株式会社ルネサステクノロジ 半導体装置
US6268250B1 (en) 1999-05-14 2001-07-31 Micron Technology, Inc. Efficient fabrication process for dual well type structures
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6445014B1 (en) * 1999-06-16 2002-09-03 Micron Technology Inc. Retrograde well structure for a CMOS imager
US6372582B1 (en) 1999-08-18 2002-04-16 Advanced Micro Devices, Inc. Indium retrograde channel doping for improved gate oxide reliability
US6426279B1 (en) 1999-08-18 2002-07-30 Advanced Micro Devices, Inc. Epitaxial delta doping for retrograde channel profile
KR20010056719A (ko) * 1999-12-16 2001-07-04 권문구 반사형 편광판의 시야각에 따른 색차 및 휘도 보상 방법
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
US8329564B2 (en) * 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8796767B1 (en) * 2011-06-06 2014-08-05 Maxim Integrated Products, Inc. Low-noise, high-gain semiconductor device incorporating BCD (bipolar-CMOS-DMOS) technology
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
US4247862B1 (en) * 1977-08-26 1995-12-26 Intel Corp Ionzation resistant mos structure
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPS60113457A (ja) * 1983-11-24 1985-06-19 Nec Corp 相補型半導体装置の製造方法
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices
JPH0715971B2 (ja) * 1985-05-23 1995-02-22 カシオ計算機株式会社 相補型ｍｏｓ集積回路の製造方法
JPH0770606B2 (ja) * 1985-11-29 1995-07-31 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
US4963973A (en) 1990-10-16
JPS62128170A (ja) 1987-06-10
US5726488A (en) 1998-03-10
KR870005459A (ko) 1987-06-09
JPH0770606B2 (ja) 1995-07-31
KR960016692A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
KR970000462B1 (ko) 반도체 장치
US4327368A (en) CMOS Transistor pair with reverse biased substrate to prevent latch-up
JP4954413B2 (ja) 薄いゲート酸化膜用デカップリング・キャパシタ
US6930361B2 (en) Semiconductor device realizing characteristics like a SOI MOSFET
EP0338516A2 (en) Power MOSFET having a current sensing element of high accuracy
EP0055557B1 (en) Nonvolatile semiconductor memory device
EP0176409A2 (en) Cmos circuit having a reduced tendency to latch
Stolmeijer A twin-well CMOS process employing high-energy ion implantation
KR860000159B1 (ko) 반도체 메모리
EP0037103B1 (en) Semiconductor device
JP2546693B2 (ja) 電界効果トランジスタ構造
Yokoyama et al. Threshold-sensitivity minimization of short-channel MOSFET's by computer simulation
JPH0575187B2 (ko)
Brady et al. Total dose hardening of SIMOX buried oxides for fully depleted devices in rad-tolerant applications
JP3100663B2 (ja) 半導体装置及びその製造方法
KR950006985B1 (ko) 반도체 집적 회로 장치
US6313504B1 (en) Vertical MOS semiconductor device
Lin et al. Shielded silicon gate complementary MOS integrated circuit
Sakai et al. High packing density, high speed CMOS (Hi-CMOS) device technology
JPS60102770A (ja) 半導体装置
JPH0575119A (ja) Ｓｏｉ型半導体装置
US20030203544A1 (en) CMOS transistor on thin silicon-on-insulator using accumulation as conduction mechanism
JP3175870B2 (ja) 静電保護機能付半導体装置およびその製造方法
JP2519509B2 (ja) 半導体記憶装置
Paccagnella et al. Forward and reverse characteristics of irradiated MOSFETs

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030526

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee