KR970000105B1 - 반도체 인덕터 코일 및 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체 인덕터 코일 및 그 제조방법

제1도는 내지 제4도는 종래방법에 의한 반도체 인덕터 코일의 제조방법을 설명하기 위한 단면도들.

제5도는 제4도의 절단선 BB'에 따른, 종래방법에 의한 반도체 인덕터 코일의 단면도.

제6도는 본 발명에 의한 반도체 인덕터 코일을 도시한 단면도.

제7도 내지 제17도는 본 발명의 제1실시예에 의한 반도체 인덕터 코일의 제조방법을 설명하기 위한 단면도들.

제18도는 본 발명의 제1실시예에 의해 제조된 반도체 인덕터 코일을 도시한 평면도.

제19도는 본 발명의 제2실시예에 의한 반도체 인덕터 코일의 제조방법을 설명하기 위한 단면도.

제20도는 본 발명의 제3실시예에 의해 제조된 반도체 인덕터 코일을 도시한 평면도.

제21도는 본 발명의 제4실시예에 의한 변압기의 구성을 도시한 평면도.

제22도는 본 발명의 제5실시예에 의한 변압기의 구성을 도시한 평면도.

본 발명은 반도체 인덕터 코일(Inductor Coil) 및 그 제조방법에 관한 것으로, 특히 타원통형태를 갖는 반도체 인덕터 코일 및 그 제조방법에 관한 것이다.

기존의 반도체 제조를 위한 반도체 인덕터 코일의 제조방법에서는, 박스(box)에 코일을 감은 것과 같은 형태의 인덕터 코일을 제조하여 사용하였다. 이와 같은 형태의 인덕터 코일을 반도체 내에 원통형의 나선형태 인덕터 코일을 제조하기가 불가능하거나 매우 어렵기 때문에 그 대안책으로 고안된 것이다.

제1도 내지 제4도는, 미국특허 제3,614,554호에 개시되어 있는 종래의 반도체 인덕터 코일 제조방법을 설명하기 위한 단면도들이다.

먼저 실리콘기판(210)상에 산화막(212)을 형성한 후, 제1메탈라인(metal line ; 214a,214b,...,214h)들을 서로 평행하게 배열되도록 형성한다(제1도).

이어서, 상기 제1메탈라인들이 형성된 결과물상에 제1절연막(216)을 형성한 후, 상기 제1메탈라인(214a,214b,...,214h)들을 가로지르는 형태로 상기 제1절연막(216)상에 자성막대(magetic bar ; 218)를 형성한다(제2도).

다음에, 상기 자성막대(218)가 형성된 결과물상에 제2절연막(220)을 형성한 후, 상기 제1메탈라인들 위의 제2절연막(220) 상에 제1콘택홀(222a,222b,...,222h) 및 제2콘택홀(224b,224c,...,224h)들을 형성한다(제3도).

이어서, 상기 콘택홀들이 형성된 결과물 상에 메탈을 침적한 다음, 사진식각공정으로 상기 메탈을 패터닝하여 상기 제1콘택홀(222a,222b,...,222h)들과 제2콘택홀(224b,224c,...,224h)들을 서로 연결하는 제2메탈라인(226a,226b,...,226g) 및 메탈전극(metal electrode ; 230)을 형성함으로써 반도체 인덕터 코일을 완성한다(제4도).

제5도는 제4도의 절단선 BB'에 따른, 종래방법에 의한 반도체 인덕터 코일의 단면도이다. 도시된 바와 같이, 제1 및 제2메탈라인(214b,226a)들이 평평한 코일을 이루면서, 제1 및 제2절연막(216,220) 사이에 형성된 자성막대(218)를 둘러싸고 있다. 상부코일이 되는 상기 제2메탈라인(226a)은 제2콘택홀(224b)을 통해 하부코일이 되는 제1메탈라인(214b)의 한쪽 끝에 연결된다. 상기 제1메탈라인(214b)의 다른쪽 끝은 제1콘택홀(222b)을 통해 제2메탈라인(226a)에 연결된다.

상술한 종래방법에 의하면 평면적인 평평한 반도체 인덕터 코일이 제조되기 때문에 인덕터 코일의 소형화를 구형할 수 있다. 그러나, 원통형의 나선형태 인덕터 코일을 제조할 수가 없으므로 원하는 만큼 인덕턴스를 증가시킬 수 없다.

이론적으로, 비투자율μs , 단면적 S인 자기 물질에 N회 감겨진 코일의 경우, 전류 I가 인덕터 코일을 따라 흐르게 되면 자계(magnetic field) H가 발생한다. 이때, 자기 인덕턴스(self inductance) L은 다음의 식(1)로 표시된다.

여기서, μ_ο는 진공 상태에서의 투자율(permeability constant)을 나타낸다.

전류 I가 인덕터 코일을 따라 흐를 때 자기장에 축적되는 에너지 W는 다음의 식(2)로 표시되며,

흐르는 전류를 0으로 만들면 인덕터 코일 내에 축적된 에너지의 방출로 인해 다음의 식(3)과 같은 역기전력 F가 발생하게 된다.

상기 식(1)에 의해 주어지는 자기 인덕턴스 L값이 인덕터 코일 내부의 단면적 S에 비례하는데, 상술한 종래방법에서 반도체기판과 나란한 방향으로의 길이를 a라 하고 제1 및 제2콘택홀에 의한 수직 방향으로의 길이를 b라고 하면, 그 단면적 S는 다음의 식(4)와 같이 구해진다.

여기서, a는 반도체 칩 또는 소자가 차지하는 레이아웃 상의 디자인 룰(design rule)에 관계되고 b는 절연막의 두께로 결정된다. 따라서, 인덕터 코일의 메탈라인 선폭(width)을, 예컨대 0.5㎛ 이하로 미세하게 형성하였을 때, 상기 b의 값은 상대적으로 제한받게 되어 자기 인덕턴스 L값이 감소하게 된다.

따라서, 본 발명은 타원통형태를 갖는 반도체 인덕터 코일을 제공하는 것을 그 목적으로 한다.

본 발명의 다른 목적은 상기 목적을 달성하기에 적합한 그 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 형성된 반구형의 홈; 상기 반구형 홈이 형성되어 있는 상기 반도체기판 상에 형성된 제1유전막; 상기 반구형 홈 위의 제1유전막 상에 형성된, 하부 코일이 될 제1도전선들; 상기 제1도전선들 상에 형성된 제2유전막; 상기 반구형 홈 위의 제2유전막 상에 형성된 타원통형 폴리실리콘층; 상기 타원통형 폴리실리콘층 상에, 상기 제2유전막과 연결되어 형성된 제3유전막; 및 상기 제3유전막 상에 제1도전선들과 연결되어 형성된, 상부코일이 될 제2도전선들로 구성되어 타원통형태를 갖는 것을 특징으로 하는 반도체 인덕터 코일을 제공한다.

본 발명의 상기 다른 목적은, 반도체기판 상에 반구형의 홈을 형성하는 단계; 상기 반도체기판 상에 제1유전막을 형성하는 단계; 상기 반구형 홈 위의 제1유전막 상에, 하부코일이 될 제1도전선들을 형성하는 단계; 상기 반도체기판 상에 제2유전막을 형성하는 단계; 상기 반도체기판 상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 상에 산화방지막을 형성하는 단계; 상기 결과물에 열산화공정을 실시하여, 상기 폴리실리콘층과 산화방지막 사이에 희생산화막을 형성하는 단계; 상기 산화방지막 및 희생산화막을 제거하여 타원통형 폴리실리콘을 형성하는 단계; 상기 타원통형 폴리실리콘층 상에 제3유전막을 형성하는 단계; 및 상기 제3유전막 상에, 상기 제1도전선들과 상호 연결되도록 상부코일이 될 제2도전선들을 형성하는 단계를 구비하여 타원통형태의 인덕터 코일을 형성하는 특징으로 하는 반도체 인덕터 코일의 제조방법에 의해 달성된다.

상기 폴리실리콘층은 원통형으로 형성될 수 있으며, 타원통형 폴리실리콘층의 면적을 더욱 증가시키기 위하여 상기 반구형의 홈을 다시 트랜치 식각하는 단계를 더 구비할 수 있다.

본 발명에 의하면, 자기 인덕턴스가 타원통형의 장반경과 단반경의 곱에 비례하는 타원통형태에 반도체 인덕터 코일을 제조할 수 있으므로, 자기 인덕턴스 값을 증가시킬 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명한다.

제6도는 본 발명에 의한 반도체 인덕터 코일을 도시한 단면도이다. 도시된 바와 같이, 반도체기판(101) 상에 반구형의 홈(h)이 형성되고, 상기 반구형 홈(h)이 형성된 반도체기판(101)상에 제1유전막(104)이 형성된다. 상기 반구형 홈(h) 위의 제1유전막(104) 상에 하부코일이 될 제1도전선(105-1)들이 형성되고, 그 위에 제2유점막(106)이 형성된다. 상기 반구형 홈(h) 위의 제2유전막(106) 상에 원통형 폴리실리콘층(109)이 형성되고, 상기 원통형 폴리실리콘층(109) 상에는 상기 제2유전막(106)과 연결되도록 제3유전막(113)이 형성된다. 상기 제3유전막(113)상에, 상기 제1도전선(105-1)들과 연결되도록 상부코일이 될 제2도전선(116-1)들이 형성된다. 따라서, 원통형 폴리실리콘층(109)상에 상부코일(116-1)과 하부코일(105-1)이 연결됨으로써, 원통형태를 갖는 반도체 인덕터 코일이 형성된다.

상기 제6도는 원통형태를 갖는 반도체 인덕터 코일이 도시되었는 바, 상기 원통형태의 반도체 인덕터 코일과 종래의 반도체 인덕터 코일을 비교하면 다음과 같다.

본 발명에 의하면 원통형 반도체 인덕터 코일의 동작은 상술한 종래의 방법과 근본적으로 동일하다. 자기 인덕턴스의 크기를 단순히 코일이 감겨져 있는 내부의 단면적으로 비교하여 계산해보면, 상술한 종래방법에서는 단면적을 상기 식(4), 즉 S=(a*b)로 나타낼 수 있고, 본 발명에서는 단면적을 다음의 식(5)로 나타낼 수 있다.

여기서, a는 원통형의 지름을 나타낸다.

따라서, 본 발명에 의한 인덕턴스는 다음의 식(6)에 의해 구해진다

종래방법에서는 b=(π/4)*a일 때, 본 발명에서와 같은 값의 자기 인덕턴스를 얻을 수 있다. 종래방법에서 b의 크기는, 인덕터의 하부코일과 상부코일을 연결하기 위한 콘택홀의 공정상의 높이에 해당되어 수 ㎛의 크기를 구현하기가 어렵다. 그러나, 본 발명에서는 원통형의 직경을, 홈(trench)형성후 산화공정을 실시하는 방법 등을 이용하여 용이하게 증가시킬 수 있으므로, 자기 인덕턴스 값의 증대를 달성할 수 있다.

이하, 본 발명의 반도체 인덕터 코일을 달성하기 위한 제조방법의 바람직한 실시예들을 첨부한 도면을 참조하여 상세하게 설명한다.

제7도 내지 제17도는 본 발명의 제1실시예에 의한 반도체 인덕터 코일의 제조방법을 설명하기 위한 단면도들이다.

제7도는 실리콘기판을 식각하는 단계를 도시한다. 실리콘기판(101)상에 열산화공정을 실시하여 약 200Å두께의 제1릴리프산화막(relief oxide ; 102)을 형성한 후, 상기 제1릴리프산화막 상에 약 1,200Å 두께의 제1실리콘질화막(103)을 침적한다. 이어서, 리소그라피공정으로 상기 제1실리콘질화막(103)상에, 예컨대 0.9㎛ 폭의 오픈영역을 갖는 제1포토레지스트패턴(도시되지 않음)을 형성한 다음, 상기 제1포토레지스트패턴을 마스크로 하여 상기 제1실리콘질화막(103) 및 제1릴리프산화막(102)을 반응성이온식각(reative ionetching)에 의해 차례로 식각한 후, 계속해서 상기 실리콘기판(101)을, 예컨대 2,000Å의 두께로 식각한다. 다음에, 상기 제1포토레지스트패턴을 제거한다.

제8도는 반구형의 홈 및 하부코일이 될 제1도전선들을 형성하는 단계를 도시한다. 상기 결과물 상에 LOCOS(LOCal Oxidation of Silicon) 공정을 실시하여 약 9,000Å 두께의 산화막(도시되지 않음)을 형성한 다음, 상기 제1실리콘질화막, 제1릴리프산화막 및 산화막을 모두 제거함으로써, 실리콘기판에 반구형의 홈(h)을 형성한다. 여기서, 상기 LOCOS 공정을 실시하기 전에, 실리콘질화막을 약 1,200Å의 두께로 침적한 다음 이를 이방성식각하여, 식각된 결과물의 측변에 스페이서를 형성할 수도 있다. 이어서, 상기 반구형 홈(h)이 형성된 실리콘기판의 표면을 산화시켜서 약 500Å 두께의 제1유전막(104)을 형성한 후, 예컨대 불순물이 도우프된 폴리실리콘층을 약 1,000Å의 두께로 상기 제1유전막(104)상에 침적한다. 다음에, 사진식 각공정으로 상기 폴리실리콘층을, 예컨대 0.5㎛의 폭을 갖도록 패터닝함으로써 하부코일이 될 제1도전선(105-1,105-2)들을 형성한다. 상기 제1도전선들을 각각 0.5㎛의 간격을 두고 형성된다.

제9도는 제2유전막 및 코일내부의 원통형을 만들기 위한 폴리실리콘층을 형성하는 단계를 도시한다. 상기 제1도전선(105-1)이 형성된 결과물 상에 약 200Å 두께의 제2유전막(106)을 형성한 다음, 상기 제2유전막(106)이 형성된 결과물 상에 약 500Å 두께의 제2실리콘질화막(107)을 침적한다. 이어서, 상기 제2실리콘질화막(107) 상에 약 200Å 두께의 제2릴리프산화막(107)를 침적한 후, 코일내부의 원통형을 만들기 위하여, 예컨대 불순물이 도우프된 폴리실리콘층(109) 또는 불순물이 도우프되지 않은 폴리실리콘층을 약 13,000Å의 두께로 침적한다. 다음에 상기 제2실리콘질화막(107)의 가장 높은 부분에 상기 폴리실리콘층이 약 3,000Å의 두께로 남겨지도록, 상기 폴리실리콘층(109)을 폴리싱(polyshing)하여 평탄화시킨다.

제10도는 산화방지막을 형성하는 단계를 도시한다. 상기 평탄화된 폴리실리콘층(109)상에 약 500Å 두께의 제3릴리프산화막(110)을 형성한 후, 상기 제3릴리프산화막 상에, 예컨대 실리콘질화막을 약 1,000Å 두께로 침적한다. 이어서, 상기 실리콘질화막 상에 리소그라피동정으로, 상기 제7도에서 설명한 제1포토레지스트패턴과는 반대로 패턴을 갖는 제2포토레지스트패턴(도시되지 않음)을 형성한 다음, 상기 제2포토레지스트패턴을 마스크로하여 실리콘질화막을 식각함으로써 산화방지막(111)을 형성한다.

제11도 내지 제13도는 코일내부의 원통형 폴리실리콘층을 형성하는 단계를 도시한다.

제11도를 참조하면, 상기 산화방지막(111)이 형성된 결과물 상에 LOCOS 공정을 실시하여 상기 산화방지막(111)과 폴리실리콘층(109) 사이에 약 7,000Å 두께의 제1희생산화막(112)을 형성한다. 이때, 상기 산화방지막(111) 하부(참조부호 X)에 형성되는 버즈 비크(bird's beak)로 인해 상기 폴리실리콘층(109)은 어느정도 원통형을 이루게 된다.

제12도를 참조하면, 상기 제1희생산화막 및 산화방지막을 제거하여 약간 원통형을 갖는 폴리실리콘층(109)을 노출시킨다.

제13도를 참조하면, 상기 폴리실리콘층(109) 상에 다시 산화공정을 실시하여 약 5,000Å 두께의 제2희생산화막(112')을 형성한다. 이때, 상기 폴리실리콘층(109)과 제2실리콘질화막(107)의 낮은 단차부 사이(참조부호 Y)에 형성되는 버즈 비크로 인하여, 원통형의 폴리실리콘층(109)이 형성된다. 여기서, 상기 제10도에서 설명한 방법으로 산화방지막(111)을 형성한 다음, LOCOS 공정을 실시하여 약 11,500Å 두께의 희생산화막을 형성한 후, 상기 산화방지막 및 희생산화막을 제거함으로써 코일내부의 원통형 폴리실리콘층(제13도의 참조부호 109)을 형성할 수도 있다.

제14도는 제3유전막을 형성하는 단계를 도시한다. 상기 제2희생산화막(제13도의 참조부호 112')을 제거한 다음, 결과물 상에, 예컨대 산화공정을 실시하여 상기 원통형 폴리실리콘층(109) 상에 약 200Å 두께의 제3유전막(113)을 형성한다.

제15도는 하부코일에 상부코일을 연결시키기 위한 콘택홀을 형성하는 단계를 도시한다. 상기 제3유전막(113)이 형성된 결과물 상에 차례로 제3실리콘질화막(114) 및 제4릴리프산화막(115)을 각각 500Å 및 200Å의 두께로 적층하여 형성한다. 이어서, 상기 제1도전선(105-1) 위의 상기 제4릴리프산화막(115), 제3실리콘질화막(114) 및 제2유전막(106)을 사진식각공정으로 소정부분, 예컨대 0.4㎛×0.4㎛의 크기로 식각함으로써 하부코일인 제1도전선(105-1)에 상부코일을 연결하기 위한 콘택혹(CH)을 형성한다.

제16도는 상부코일이 될 제2도전선들을 형성하는 단계를 도시한다.

상기 콘택홀이 형성된 결과물 상에, 예컨대 불순물이 도우프된 폴리실리콘층을 약 1,000Å의 두께로 침적한다. 이어서, 하부코일인 상기 제1도전선(105-1)들에서 하나의 패턴(105-1)의 한쪽 가장자리(edge)와 다른 하나의 인접한 패턴의 반대쪽 가장자리를 연결하는 패턴이 반복되도록, 사진식각공정으로 상기 폴리실린콘층을 패터닝함으로써 상부코일이 되는 제2도전선(116-1,116-2)들을 형성한다. 이때, 상기 제2도전선들을 그 폭과 간격이 각각 0.5㎛가 되도록 형성된다.

제17도는 졀연막을 형성하는 단계를 도시한다. 상기 제2도전선(116-1)들이 형성된 결과물 상에, 후속 공정에서 형성될 메탈라인들과 상기 제2도전선을 분리시키시 위한 절연막(117)으로, 예컨대 산화막을 약 4,000Å의 두께로 침적한다. 이후의 공정은 통상의 공정들과 동일하게 진행된다.

제18도는 본 발명의 제1실시예에 의해 제조된 인덕터 코일의 평면도로서, 상기 제6도는 제18도의 절단선 AA'에 따른 단면도를 나타낸 것이다.

상술한 본 발명의 제1실시예에 의하면, 원통형의 폴리실리콘층을 상부 및 하부코일이 되는 제1도전선과 제2도전선들이 둘러싸고, 원통형태를 갖는 반도체 인덕터 코일을 제조할 수 있다. 따라서, 자기 인덕턴스 값이 원통 지름의 제곱에 비례하므로, 자기 인덕턴스를 용이하게 증가시킬 수 있다.

제19도는 본 발명의 제2실시예에 의한 반도체 인덕터 코일의 제조방법을 설명하기 위한 단면도로서, 코일내부에 원통형 폴리실리콘층 내부에 자성체(magnetic material)로 이루어진 자성막대(magnetic bar)를 형성한 경우이다.

제19도를 참조하면, 상기 제7도 및 제8도에서 설명한 방법에 의해 하부코일이 될 제1도전선(305-1) 및 제2유전막(306)이 형성된 결과물 상에, 상기 제9도에서 설명한 방법과 같이 제2실리콘질화막(307) 및 제2릴리프산화막(308)을 형성한다. 이어서, 상기 결과물 상에 불순물이 도우프된 폴리실리콘층을 약 2,000Å의 두께로 침적하고, 계속해서 상기 폴리실리콘층 상에 높은 투자율(permeability)을 갖는 자성체를 침적한다. 다음에, 사진식각공정으로 상기 자성체를 패터닝하여 상기 제1도전선(305-1)을 가로지르는 형태의 자성막대(318)을 형성한다. 이어서, 상기 자성막대(318)가 형성된 결과물 상에 불순물이 도우프된 폴리실리콘층을 약 8,000Å의 두께로 다시 침적한 다음, 상기 제9도에서 설명한 방법과 같이 상기 폴리실리콘층을 폴리싱하여 평탄화시킨다. 이후 공정은 상기 제10도 내지 제17도에서 설명한 방법들을 동일하게 진행한다.

제20도는 본 발명의 제3실시예에 의해 제조된 반도체 인덕터 코일을 도시한 평면도로서, 상기 제2실시예에서 설명한 자성막대를 전자석(electromagent)으로 형성한 경우를 나타낸다. 상기 제17도에서 설명한 방법으로 상부코일과 메탈라인을 분리시키기 위한 절연막을 형성한 다음, 코일내부의 원통형 폴리실리콘층 상에 메탈라인을 연결하기 위한 메탈콘택(c)을 형성한다. 이어서, 결과물 상에, 예컨대 알루미늄과 같은 메탈물질을 침적하고, 이를 사진식각공정으로 패터닝함으로써 상기 메탈콘택(c)을 통해 원통형 폴리실리콘층에 연결되는 메탈라인을 형성한다. 상술한 바와 같이 형성된 반도체 인덕터의 동작시 전류를 흘려주게 되면, 상기 전자석으로 이루어진 자성막대의 주위에 자기장이 형성되어 자계 H의 값이 증가한다. 따라서, 자기 인덕턴스의 크기가 증가한다(식(1) 참조).

제21도는 본 발명의 제4실시예에 의한 변압기의 구성을 도시한 평면도로서, 상기 제1실시예에 의해 제조된 원통형 코일을 이용하여 변압기(transformer)를 구성하는 경우이다.

감겨진 횟수가 서로 다른 두 개의 원통형 코일(1차코일, 2차 코일)을 인접하게 배치하여, 상기 1차 코일에 교류를 흘려주게 되면 2차 코일에 유도 기전력이 발생하게 되므로 변압기로 사용할 수 있다. 상기 변압기는 승압 또는 감압 변압기의 어느것이라도 가능하다.

제22도는 본 발명의 제5실시예에 의한 변압기의 구성을 도시한 평면도로서, 상기 제3실시예에 의해 제조된, 그 내부에 전자석으로 이루어진 자성막대를 갖는 원통형 코일을 이용하여 변압기를 구성하는 경우를 나타낸다.

또한, 도면으로 도시하지는 않았지만, 본 발명의 제6실시예로서, 상기 제1실시예에서 반도체기판에 형성된 반구형의 홈(제8도의 참조부호 h) 영역을 다시 트랜치 식각함으로써 코일내부에 타원통형 폴리실리콘층을 형성하게 한다. 따라서, 단면적이 증가하기 때문에, 상기 제1실시예보다 더욱 증가된 자기 인덕턴스를 얻을 수 있다.

또한 , 본 발명의 타원통형 코일을 레지스터(registor)나 커패시터, 트랜지스터와 함께 사용하여 송신기의 발진회로, 또는 수신기의 동조회로 등을 구성할 수 있다.

따라서, 상술한 바와 같이 본 발명에 의하면, 타원통형태를 갖는 반도체 인덕터 코일을 제조할 수 있으므로, 자기 인덕턴스를 크게 증가시킬 수 있다. 또한, 상기 타원통형 코일을 변압기, 발진회로 및 동조회로 등의 여러 분야에 적용할 수 있으므로, 전기 전자 제품의 소형화를 실현할 수 있다.

본 발명의 상기 실시예들에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 통상의 지식을 가진 자에 의하여 가능함을 명백하다.

Claims (3)

1. 반도체기판 상에 형성된 반구형의 홈; 상기 반구형 홈이 형성되어 있는 상기 반도체기판 상에 형성된 제1유전막; 상기 반구형 홈 위의 제1유전막 상에 형성된, 하부코일이 될 제1도전선들; 상기 제1도전선들 상에 형성된 제2유전막; 상기 반구형 홈 위의 제2유전막 상에 형성된 타원통형 폴리실리콘층; 상기 타원통형 폴리실리콘층 상에, 상기 제2유전막과 연결되어 형성된 제3유전막; 및 상기 제3유전막 상에; 상기 제1도전선들과 연결되어 형성된 상부코일이 될 제2도전선들로 구성되어 타원통형태를 갖는 것을 특징으로 하는 반도체 인덕터 코일.
2. 제1항에 있어서, 상기 폴리실리콘층을 원통형으로 형성된 것을 특징으로 하는 반도체 인덕터 코일.
3. 반도체기판 상에 반구형의 홈을 형성하는 단계; 상기 반도체기판 상에 제1유전막을 형성하는 단계; 상기 반구형 홈 위의 제1유전막 상에, 하부코일이 될 제1도전선들을 형성하는 단계; 상기 반도체기판 상에 제2유전막을 형성하는 단계; 상기 반도체기판 상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 상에 산화방지막을 형성하는 단계; 상기 결과물에 열산화공정을 실시하여, 상기 폴리실리콘층과 산화방지막 사이에 희생산화막을 형성하는 단계; 상기 산화방지막 및 희생산화막을 제거하여 타원통형 폴리실린콘층을 형성하는 단계; 상기 타원통형 폴리실리콘층 상에 제3유전막을 형성하는 단계; 및 상기 제3유전막 상에, 상기 제1도전선들과 상호 연결되도록 상부코일이 될 제2도전선들을 형성하는 단계를 구비하여 타원통형태를 갖는 인덕터 코일을 제조하는 것을 특징으로 하는 반도체 인덕터 코일의 제조방법.