KR960705406A - 출력-노드 전압 편위에 대한 버퍼 보호(buffer protection against output-node voltage excursions) - Google Patents
출력-노드 전압 편위에 대한 버퍼 보호(buffer protection against output-node voltage excursions)Info
- Publication number
- KR960705406A KR960705406A KR1019960701345A KR19960701345A KR960705406A KR 960705406 A KR960705406 A KR 960705406A KR 1019960701345 A KR1019960701345 A KR 1019960701345A KR 19960701345 A KR19960701345 A KR 19960701345A KR 960705406 A KR960705406 A KR 960705406A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- node
- power rail
- output
- potential power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
버퍼가 고 임피던스 상태에 있는 경우 버스 인가 전압에 의한 전력 레일 변조에 대한 내장 보호기능을 갖는 3-상태 출력 버퍼 회로가 개시되어 있다. 특히, 본 발명은 버퍼의 고전위 레벨의 전압을 초과하는, 버퍼의 출력 노드에 발생된 전압에 대하여 고-Z 버퍼의 고전위 전력 레일을 보호한다. 이는 이러한 전압이 전력 레일에 대한 경로를 찾는 것을 방지함으로써, 공통 버스가 예컨대 3.3볼트 버퍼 및 5볼트 버퍼를 포함하는 여러 회로에 연결되는 상황에 적용된다. 본 발명은 선행기술 및 관련 기술의 회로의 "불감대(dead zone)" 없이 이러한 보호를 제공한다. 더군다나, 본 발명은 또한 버스가 버퍼의 저전위 전력 레벨의 전압보다 작은, 버퍼의 출력 노드에 걸린 전압을 인가할 수 있는 상황에서 보호할 필요성이 있는 저전위 전력 레일인 용도를 지닌다. 보호회로는 출력 트랜지스터(QP40)의 벌크 상의 바이어스를 조정하여 누설 경로가 출력 트랜지스터 소오스/벌크 접합부를 거쳐 전력 레일(Vcc) 및 출력 노드 사이에 생기는 것을 방지하는데 사용될 수 있는 의사 전력 레일(PVcc)을 사용한다. 의사 레일의 충전에 있어서의 "불감대"를 최소화 또는 방지하기 위하여, 일방향 연결부(LINK+)는 전력 레일(Vcc) 및 의사 전력 레일(PVcc) 사이에 직접 설정된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 과전압 보호에 적용되는 경우 본 발명을 보여주는 일반적인 회로이다,
제4도는 부족전압 보호에 적용되는 경우 본 발명을 보여주는 일반적인 회로이다.
Claims (25)
- 출력 버퍼의 출력 노드에 인가되는 전압에 대해 상기 버퍼의 전력 레일 및 출력 트랜지스터를 보호하는 보호용 회로 장치에 있어서, (a) 복수개의 비교기 입력 및 한개의 비교기 출력을 갖는 비교기, (b) 의사 전력 레일, (c) 양(+)의 노드 및 음(-)의 노드를 지니어, 단지 상기 양(+)의 노드가 상기 음(-)의 노드에 대하여 양(+)의 전압인 경우에만 전류가 상기 양(+)의 노드로부터 상기 음(-)의 노드로만 흐를 수 있게 한 것을 특징으로 하는 일방향 연결부를 포함하며, 상기 의사 전력 레일이 (i) 상기 비교기 출력, (ii) 상기 출력 트랜지스터의 벌크 노드, 및 (iii) 상기 일방향 연결부의 음(-)이 노드에 연결되어 있고, 상기 비교기 입력 중 제1입력은 상기 전력 레일에 접속되어 있으며, 제2입력은 상기 출력 노드에 접속되어 있고, 상기 비교기는 상기 비교기 입력 중 어느 입력이 더 높은 전에 있든 상기 비교기 출력에 연결력에 연결되며, 상기 일방향 연결부의 양(+)의 노드가 상기 전력 레일에 연결되어 있는 보호용 회로 장치.
- 제1항에 있어서, 상기 출력 트랜지스터의 게이트 노드 및 상기 의사 전력 레일 사이에 연결된 피드백 트랜지스터를 또 포함하며, 상기 피드백 트랜지스터의 게이트 노드가 상기 버퍼의 이네이블 입력에 접속되어 있는 보호용 회로 장치.
- 제2항에 있어서, 제1의 구동기 트랜지스터 및 제1의 차단기 트랜지스터를 또 포함하며, 상기 제1의 구동기 트랜지스터는 제1의 구동기/차단기 컴비네이션을 형성하도록 상기 제1의 차단기 트랜지스터와 직렬로 접속되어 있고, 상기 제1의 구동기/차단기 컴비네이션은 상기 출력 트랜지스터의 게이트 및 상기 전력 레일 사이에 접속되어 있으며, 상기 제1의 구동기 트랜지스터의 게이트 노드는 상기 버퍼의 데이타 입력 노드에 접속되어 있고, 상기 제1의 차단기 트랜지스터의 게이트 노드는 상기 전력 레일에 접속되어 있는 보호용 회로 장치.
- 제3항에 있어서, 제2의 구동기/차단기 컴비네이션을 형성하도록 제2의 차단기 트랜지스터와 직렬로 접속된 제2의 구동기 트랜지스터를 또 포함하고, 상기 제2의 구동기/차단기 컴비네이션은 상기 출력 트랜지스터의 게이트 및 상기 전력 레일 사이에 접속되어 있으며, 상기 제2의 구동기 트랜지스터의 게이트 노드는 상기 이네이블 입력에 접속되어 있고, 상기 제2의 구동기 트랜지스터의 게이트 노드는 상기 전력 레일에 접속되어 있는 보호용 회로 장치.
- 제1항에 있어서, 상기 비교기는 제1의 전달 게이트 트랜지스터 및 제2의 전달 게이트 트랜지스터로 구성되어 있으며, 상기 제1의 전달 게이트 트랜지스터는 상기 출력 트랜지스터의 벌크 노드 및 상기 제2의 전달 게이트 트랜지스터의 게이트 노드 사이에 접속되어 있고, 상기 제1의 전달 게이트 트랜지스터의 게이트 노드는 상기 출력 노드에 접속되어 있으며, 상기 제2의 전달 게이트 트랜지스터는 상기 출력 노드 및 상기 의사 전력 레일 사이에 연결되어 있는 보호용 회로 장치.
- 제5항에 있어서, 상기 일방향 연결부는 상기 전력 레일 및 상기 의사 전력 레일 사이에 연결된 MOS 연결 트랜지스터로 구성되어 있으며, 상기 연결 트랜지스터의 게이트 노드는 상기 전력 레일에 연결되어 있는 보호용 회로 장치.
- 제6항에 있어서, 상기 출력 트랜지스터는 PMOS 출력 풀업 트랜지스터이며, 상기 전력 레일을 고전위 전력 레일이고, 상기 의사 전력 레일은 의사 고전위 전력 레일이며, 상기 제1의 전달 게이트 트랜지스터는 PMOS 트랜지스터이고, 상기 제2의 전달 게이트 트랜지스터는 PMOS 트랜지스터이며, 상기 MOS 연결 트랜지스터는 저 천이 전압 NMOS 트랜지스터인 보호용 회로 장치.
- 제6항에 있어서, 상기 출력 트랜지스터는 NMOS 출력 풀다운 트랜지스터이며, 상기 전력 레일을 저전위 전력 레일이고, 상기 의사 전력 레일은 의사 저전위 전력 레일이며, 상기 제1의 전달 게이트 트랜지스터는 NMOS 트랜지스터이고, 상기 제2의 전달 게이트 트랜지스터는 NMOS 트랜지스터이며, 상기 MOS 연결 트랜지스터는 저 천이 전압 PMOS 트랜지스터인 보호용 회로 장치.
- 출력 노드상의 과전압에 대하여 보호받는 고전위 전력 레일을 합체하는 출력 버퍼에 있어서, (a) 하나의 입력이 상기 출력 노드에 접속되어 있으며, 또 하나의 입력이 상기 고전위 전력 레일에 접속되어 있는 복수개의 비교기 입력 및 하나의 비교기 출력을 갖는 비교기, (b) PMOS 출력 풀업 트랜지스터의 벌크(bulk) 노드에 및 상기 비교기 출력에 연결된 의사 고전위 전력 레일, 및 (c) 상기 고전위 전력 레일에 상기 의사 고전위 전력 레일을 연결시키는 일방향 연결부를 포함하는 버퍼.
- 제9항에 있어서, 상기 비교기는 제1의 트랜지스터 전달 게이트 및 제2의 트랜지스터 전달 게이트를 포함하고, 상기 제1의 전달 게이트는 상기 풀업 트랜지스터의 벌크 및 상기 제2의 전달 게이트 트랜지스터의 게이트 노드 사이에 접속되어 있으며, 상기 제1의 전달 게이트 트랜지스터의 게이트 노드는 상기 출력 노드에 접속되어 있고, 상기 제2의 전달 게이트 트랜지스터는 상기 출력 노드 및 상기 의사 고전위 전력 레일 사이에 접속되어 있는 버퍼.
- 제10항에 있어서, 상기 일방향 연결부는 상기 고전위 전력 레일 및 상기 의사 고전위 전력 레일 사이에 연결되어 있으며, 상기 연결 트랜지스터의 게이트 노드는 상기 고전위 전력 레일에 접속되어 있는 버퍼.
- 제11항에 있어서, 상기 연결 트랜지스터는 극히 낮은 천이 전압을 지니도록 제조되는 버퍼.
- 제12항에 있어서, 상기 의사 고전위 전력 레일 및 상기 풀업 트랜지스터의 게이트 노드 사이에 연결된 PMOS 피드백 트랜지스터를 지니고, 상기 피드백 트랜지스터의 게이트 노드는 상기 버퍼의 이네이블 입력에 접속되어 있는 버퍼.
- 제13항에 있어서, 제1의 PMOS 구동기 트랜지스터 및 제1의 NMOS 차단기 트랜지스터를 지니고, 상기 제1의 PMOS 구동기 트랜지스터의 소오스 노드는 상기 고전위 전력 레일에 접속되어 있으며, 상기 제1의 PMOS 구동기 트랜지스터의 드레인 노드는 상기 제1의 NMOS 차단기 트랜지스터의 드레인 노드에 접속되어 있고, 상기 제1의 NMOS 차단기 트랜지스터의 소오스 노드는 상기 풀업 트랜지스터의 게이트 노드에 접속되어 있으며, 상기 제1의 PMOS 트랜지스터이 게이트 노드는 상기 버퍼의 데이타 입력에 접속되어 있고, 상기 제1의 NMOS 차단기 트랜지스터의 게이트 노드는 상기 고전위 전력 레일에 접속되어 있는 버퍼.
- 제14항에 있어서, 제2의 PMOS 구동기 트랜지스터 및 제2의 NMOS 차단기 트랜지스터를 지니며, 상기 제2의 PMOS 구동기 트랜지스터의 소오스 노드는 상기 고전위 전력 레일에 접속되어 있고, 상기 제2의 PMOS 구동기 트랜지스터의 드레인은 상기 제2의 NMOS 차단기 트랜지스터의 드레인 노드에 접속되어 있으며, 상기 제2NMOS 차단기 트랜지스터의 소오스 노드는 상기 풀업 트랜지스터의 게이트 노드에 접속되어 있고, 상기 제2의 PMOS 구동기 트랜지스터의 게이트 노드는 이네이블 입력 노드에 접속되어 있으며, 상기 제2의 NMOS 차단기 트랜지스터의 게이트 노드는 상기 고전위 전력 레일에 접속되어 있는 버퍼.
- 제15항에 있어서, 제3의 NMOS 차단기 트랜지스터, 제1의 PMOS 분리 트랜지스터 및 NMOS 디세이블 트랜지스터를 지니고, 상기 제2의 NMOS 차단기 트랜지스터의 소오스 노드가 상기 제3의 NMOS 차단기 트랜지스터의 드레인 노드에 접속되어 있으며, 상기 제3의 NMOS 차단기 트랜지스터의 소오스 노드는 상기 제1의 PMOS 분리 트랜지스터의 소오스 노드에 접속되어 있고, 상기 제1의 PMOS 분리 트랜지스터의 드레인은 상기 NMOS 디세이블 트랜지스터의 드레인 노드에 접속되어 있으며, 상기 NMOS 디세이블 트랜지스터의 소오스 노드는 저전위 전력 레일에 접속되어 있고, 상기 제3의 NMOS 차단기 트랜지스터의 게이트 노드는 상기 고전위 전력 레일에 연결되어 있으며, 상기 제1의 PMOS 차단기 트랜지스터이 게이트 노드는 디세이블러 입력 노드에 연결되어 있고, 상기 NMOS 디세이블 트랜지스터의 게이트 노드는 상기 디세이블러 입력 노드에 접속되어 있는 버퍼.
- 제16항에 있어서, 상기 출력 노드 및 상기 저전위 전력 레일 사이에 접속된 출력 풀다운 트랜지스터를 또 포함하며, 상기 출력 풀다운 트랜지스터의 게이트 노드는 상기 NMOS 디세이블 트랜지스터의 드레인 노드에 접속되어 있는 버퍼.
- 출력 노드상의 부족 전압에 대하여 보호받는 저전위 전력 레일을 합체하는 출력 버퍼에 있어서, (a) 하나의 입력이 상기 출력 노드에 접속되어 있으며, 또 하나의 입력이 상기 저전위 전력 레일에 접속되어 있는 복수개의 비교기 입력 및 비교기 출력을 갖는 비교기, (b) NMOS 출력 풀다운 트랜지스터의 벌크 노드에 및 상기 비교기 출력에 연결된 의사 저전위 전력 레일, 및 (c) 상기 저전위 전력 레일에 상기 의사 저전위 전력 레일을 연결시키는 일방향 연결부를 포함하는 버퍼.
- 제18항에 있어서, 상기 비교기는 제1의 전달 게이트 트랜지스터 및 제2의 전달 게이트 트랜지스터를 포함하고, 상기 제1의 전달 게이트 트랜지스터는 상기 풀다운 트랜지스터의 벌크 및 상기 제2의 전달 게이트 트랜지스터의 게이트 노드 사이에 접속되어 있으며, 상기 제1의 전달 게이트 트랜지스터의 게이트 노드는 상기 출력 노드에 접속되어 있고, 상기 제2의 전달 게이트 트랜지스터는 상기 출력 노드 및 상기 의사 저전위 전력 레일 사이에 접속되어 있는 버퍼.
- 불활성 상태의 출력 버퍼의 출력 노드상의 과전압에 대하여 상기 버퍼의 고전위 전력 레일을 보호하는 출력 버퍼 전력 레일 보호방법에 있어서, (a) 상기 버퍼의 출력 풀업 트랜지스터의 벌크 노드를 의사 고전위 전력 레일에 접속시키는 단계, (b) 상기 출력 노드 및 상기 의사 고전위 전력 레일 사이에 제1의 PMOS 트랜지스터를 접속시키는 단계, (c) 상기 의사 고전위 전력 레일 및 상기 제1의 PMOS 트랜지스터의 게이트 노드 사이에 제2의 PMOS 트랜지스터를 접속시키는 단계, (d) 상기 제2의 PMOS 트랜지스터의 게이트 노드를 상기 출력 노드에 접속시키는 단계, (e) 상기 고전위 전력 레일 및 상기 의사 고전위 전력 레일 사이에 NMOS 연결 트랜지스터를 연결시키고, 상기 고전위 전력 레일에 상기 연결 트랜지스터의 게이트 노드를 연결시키는 단계, (f) 상기 의사 고전위 전력 레일 및 상기 출력 풀업 트랜지스터의 게이트 노드 사이에 PMOS 피드백 트랜지스터를 연결시키는 단계를 포함하는 방법.
- 제20항에 있어서, (a) 풀업 트랜지스터 구동기 트랜지스터 및 상기 풀업 트랜지스터의 게이트 노드 사이에 NMOS 차단기 트랜지스터를 산재시키는 단계, 및 (b) 상기 NMOS 차단기 트랜지스터의 게이트 노드를 상기 고전위 전력 레일에 접속시키는 단계를 더 포함하는 방법.
- 제21항에 있어서, (a) 풀업 트랜지스터 디세이블러 트랜지스터 및 상기 풀업 트랜지스터의 게이트 노드 사이에 제2의 NMOS 차단기 트랜지스터를 산재시키는 단계, 및 (b) 상기 제2의 NMOS 차단기의 게이트 노드를 상기 고전위 전력 레일에 접속시키는 단계를 더 포함하는 방법.
- 불활성 상태의 출력 버퍼의 출력 노드상의 부족전압에 대하여 상기 버퍼의 저전위 전력 레일을 보호하는 출력 버퍼 전력 레일 보호방법에 있어서, (a)상기 버퍼의 출력 풀다운 트랜지스터의 벌크 노드를 의사 저전위 전력 레일에 접속시키는 단계, (b) 상기 출력 노드 및 상기 의사 저전위 레일 사이에 제1의 NMOS 트랜지스터를 접속시키는 단계, (c) 상기 의사 저전위 전력 레일 및 상기 제1의 NMOS 트랜지스터의 게이트 노드사이에 제2의 NMOS 트랜지스터를 접속시키는 단계, (d) 상기 제2의 NMOS 트랜지스터의 게이트 노드를 상기 출력 노드에 접속시키는 단계, (e) 상기 저전위 전력 레일 및 상기 의사 저전위 전력 레일 사이에 PMOS 연결 트랜지스터를 연결시키고, 상기 연결 트랜지스터의 게이트 노드를 상기 저전위 전력 레일에 연결시키는 단계, (f) 상기 의사 저전위 전력 레일 및 상기 출력 풀다운 트랜지스터의 게이트 노드 사이에 NMOS 피드백 트랜지스터를 접속시키는 단계를 포함하는 방법.
- 제23항에 있어서, (a)풀다운 트랜지스터 구동기 트랜지스터 및 상기 풀다운 트랜지스터의 게이트 노드 사이에 PMOS 차단기 트랜지스터를 산재시키는 단계, 및 (b) 상기 PMOS 차단기 트랜지스터의 게이트 노드를 상기 저전위 전력 레일에 접속시키는 단계를 더 포함하는 방법.
- 제24항에 있어서, (a) 풀다운 트랜지스터 디세이블러 트랜지스터 및 상기 풀다운 트랜지스터의 게이트 노드 사이에 제2의 PMOS 차단기 트랜지스터를 산재시키는 단계, 및 (b) 상기 제2의 PMOS 차단기의 게이트 노드를 상기 저전위 전력 레일에 접속시키는 단계를 더 포함하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/122,232 US5455732A (en) | 1993-09-15 | 1993-09-15 | Buffer protection against output-node voltage excursions |
US08/122,232 | 1993-09-15 | ||
PCT/US1994/008041 WO1995008219A1 (en) | 1993-09-15 | 1994-07-20 | Buffer protection against output-node voltage excursions |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960705406A true KR960705406A (ko) | 1996-10-09 |
Family
ID=22401489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960701345A KR960705406A (ko) | 1993-09-15 | 1994-07-20 | 출력-노드 전압 편위에 대한 버퍼 보호(buffer protection against output-node voltage excursions) |
Country Status (6)
Country | Link |
---|---|
US (1) | US5455732A (ko) |
EP (1) | EP0719476B1 (ko) |
JP (1) | JP3190346B2 (ko) |
KR (1) | KR960705406A (ko) |
DE (1) | DE69420570T2 (ko) |
WO (1) | WO1995008219A1 (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
DE19602456C1 (de) * | 1996-01-24 | 1997-04-10 | Texas Instruments Deutschland | BiCMOS/CMOS-Schaltung |
US5710689A (en) * | 1996-06-24 | 1998-01-20 | Xerox Corporation | Overcurrent protection for an ink-jet printhead |
US5844425A (en) * | 1996-07-19 | 1998-12-01 | Quality Semiconductor, Inc. | CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
US6087852A (en) * | 1997-12-19 | 2000-07-11 | Texas Instruments Incorporated | Multiplexing a single output node with multiple output circuits with varying output voltages |
US6034553A (en) * | 1998-01-09 | 2000-03-07 | Pericom Semiconductor Corp. | Bus switch having both p- and n-channel transistors for constant impedance using isolation circuit for live-insertion when powered down |
US5963067A (en) * | 1998-01-23 | 1999-10-05 | Maxim Integrated Products, Inc. | Reverse current throttling of a MOS transistor |
US5988819A (en) * | 1998-02-17 | 1999-11-23 | Maxim Integrated Products, Inc. | Single output transistor output stage for interface applications |
US6201427B1 (en) * | 1999-01-25 | 2001-03-13 | Delco Electronics Corporation | Circuitry for protecting a N-channel load driving device from reverse voltage condition |
JP2000252813A (ja) | 1999-02-24 | 2000-09-14 | Texas Instr Inc <Ti> | 低電圧差動信号方式受信機用出力バッファ |
US6150845A (en) * | 1999-06-01 | 2000-11-21 | Fairchild Semiconductor Corp. | Bus hold circuit with overvoltage tolerance |
US6724595B1 (en) * | 2000-02-23 | 2004-04-20 | National Semiconductor Corporation | Output driver with over voltage protection |
US6353524B1 (en) | 2000-03-17 | 2002-03-05 | International Business Machines Corporation | Input/output circuit having up-shifting circuitry for accommodating different voltage signals |
US6369619B1 (en) | 2000-05-26 | 2002-04-09 | Artisan Components, Inc. | Voltage tolerant input/output circuit |
WO2002007316A1 (en) * | 2000-07-14 | 2002-01-24 | Artisan Components, Inc. | Voltage tolerant input/output circuit |
JP2002171140A (ja) * | 2000-12-01 | 2002-06-14 | Mitsubishi Electric Corp | オーディオ信号増幅出力回路 |
TW571477B (en) * | 2002-06-11 | 2004-01-11 | Via Tech Inc | Over-voltage protection circuit of output buffer |
US7515392B2 (en) * | 2004-07-28 | 2009-04-07 | Texas Instruments Incorporated | High voltage circuits implemented using low voltage transistors |
US7813093B2 (en) * | 2008-02-15 | 2010-10-12 | Analog Devices, Inc. | Output driver with overvoltage protection |
US9088256B2 (en) * | 2012-08-08 | 2015-07-21 | Analog Devices, Inc. | Apparatus and methods for amplifier fault protection |
JP2014107660A (ja) * | 2012-11-27 | 2014-06-09 | Mitsumi Electric Co Ltd | 半導体集積回路 |
KR102270439B1 (ko) * | 2014-05-15 | 2021-06-30 | 에스케이하이닉스 주식회사 | 송신 회로, 수신 회로 및 이들을 포함하는 송/수신 시스템 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2623374B2 (ja) * | 1991-02-07 | 1997-06-25 | ローム株式会社 | 出力回路 |
US5149991A (en) * | 1991-06-06 | 1992-09-22 | National Semiconductor Corporation | Ground bounce blocking output buffer circuit |
US5160855A (en) * | 1991-06-28 | 1992-11-03 | Digital Equipment Corporation | Floating-well CMOS output driver |
US5266849A (en) * | 1992-02-19 | 1993-11-30 | Hal Computer Systems, Inc. | Tri state buffer circuit for dual power system |
US5381061A (en) * | 1993-03-02 | 1995-01-10 | National Semiconductor Corporation | Overvoltage tolerant output buffer circuit |
-
1993
- 1993-09-15 US US08/122,232 patent/US5455732A/en not_active Expired - Lifetime
-
1994
- 1994-07-20 EP EP94922595A patent/EP0719476B1/en not_active Expired - Lifetime
- 1994-07-20 KR KR1019960701345A patent/KR960705406A/ko active IP Right Grant
- 1994-07-20 DE DE69420570T patent/DE69420570T2/de not_active Expired - Lifetime
- 1994-07-20 WO PCT/US1994/008041 patent/WO1995008219A1/en active IP Right Grant
- 1994-07-20 JP JP50915595A patent/JP3190346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69420570D1 (de) | 1999-10-14 |
US5455732A (en) | 1995-10-03 |
DE69420570T2 (de) | 2000-04-27 |
JP3190346B2 (ja) | 2001-07-23 |
JPH09502846A (ja) | 1997-03-18 |
WO1995008219A1 (en) | 1995-03-23 |
EP0719476A1 (en) | 1996-07-03 |
EP0719476B1 (en) | 1999-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960705406A (ko) | 출력-노드 전압 편위에 대한 버퍼 보호(buffer protection against output-node voltage excursions) | |
US5381061A (en) | Overvoltage tolerant output buffer circuit | |
US5381062A (en) | Multi-voltage compatible bidirectional buffer | |
US5418476A (en) | Low voltage output buffer with improved speed | |
US5629634A (en) | Low-power, tristate, off-chip driver circuit | |
US6031394A (en) | Low voltage CMOS circuit for on/off chip drive at high voltage | |
US5512844A (en) | Output circuit with high output voltage protection means | |
EP0608489A2 (en) | Low-to-high voltage translator with latch-up immunity | |
EP0621692B1 (en) | Overvoltage protection circuitry | |
KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
US7477075B2 (en) | CMOS output driver using floating wells to prevent leakage current | |
EP0954100A1 (en) | Cmos high voltage drive output buffer | |
US6313672B1 (en) | Over-voltage tolerant integrated circuit I/O buffer | |
US6538867B1 (en) | FET switch with overvoltage protection | |
US6483386B1 (en) | Low voltage differential amplifier with high voltage protection | |
JP2006100606A (ja) | 半導体装置 | |
US6265931B1 (en) | Voltage reference source for an overvoltage-tolerant bus interface | |
US6784700B1 (en) | Input buffer circuit | |
US6064231A (en) | CMOS input buffer protection circuit | |
ATE385627T1 (de) | Ausgangspuffer für differenzielle niederspannugssignale | |
US7123053B1 (en) | Circuitry for providing overvoltage backdrive protection | |
US10985754B1 (en) | Input/output circuit and electronic device including the same | |
KR19990083514A (ko) | Cmos기준전압발생기 | |
US5952866A (en) | CMOS output buffer protection circuit | |
JPH0379120A (ja) | 入力保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |