KR960043535A - 최소한의 위상로크루프 신호집합을 사용하여 다중 위상이동 클록을 발생하는 방법 및 장치 - Google Patents
최소한의 위상로크루프 신호집합을 사용하여 다중 위상이동 클록을 발생하는 방법 및 장치 Download PDFInfo
- Publication number
- KR960043535A KR960043535A KR1019960017584A KR19960017584A KR960043535A KR 960043535 A KR960043535 A KR 960043535A KR 1019960017584 A KR1019960017584 A KR 1019960017584A KR 19960017584 A KR19960017584 A KR 19960017584A KR 960043535 A KR960043535 A KR 960043535A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- reference voltage
- pll
- local
- complementary
- Prior art date
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract 13
- 230000000295 complement effect Effects 0.000 claims description 22
- 230000007423 decrease Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 기준전압과 기준클록을 발생하기 위해서 제1위치에 배치된 PLL, 제2위치에 배치된 국지 클록발생회로, 및 PLL로부터 국지 클록 발생회로로 기준클록을 제공하기 위해 PLL과 국지 클록 발생회로에 연결된 제1전도체를 포함하여 IC 상에 다수의 위상이동클록을 발생시키는 장치에 관계한다. 본 장치는 PLL로부터 국지 클록발생회로에 기준전압을 제공하기 위해 PLL과 국지 클록 발생회로에 연결된 제2전도체를 더욱 포함하며 기준 전압과 기준클록에 반응하여 국지 클록발생회로를 사용하여 제2위치에서 다수의 위상이동클록이 발생됨을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 단순화된 PLL 회로와 IC 칩상의 국지사이트와 조합된 국지클록발생회로를 포함하는 본 발명의 한구체예를 보여준다, 제3A도는 외부 기준클록 및 피드백 클록에 반응하여 기준클록 및 상보적인 기준클록을 발생하는데 사용되는 본 발명의 PLL회로를 보여준다, 제3B도는 제3A도 PLL 회로의 상세도를 보여준다, 제3C도는 입력 전압신호로부터 상보적인 출력 전압신호를 발생시키기 위한 상보적인 전압 발생회로를 보여준다, 제3D도는 기준클럭을 제공하는 기준전압신호를 제공하는 회로의 연결을 끊는 회로를 보여준다, 제4도는 국지 사이트에서 다중 위상이동클록을 발생하는데 사용된 국지 클록발생회로를 보여준다, 제5도는 기준클록과 제4도의 유도된 위상이동클록간의 관계를 보여주는 타이밍 도표를 보여준다, 제6도는 운영시 다중위상 이동클록의 사용으로 이득을 보는 회로형태인 양의 피드백 증폭회로를 보여준다, 제7도는 클록간에 마진을 최소화하면서 데이타 전송 및 처리를 조화시키기 위해 두개의 다른 국지 사이트에서 같은 기준클록으로부터 발생된 두개의 국지적으로 발생된 위상이동클록을 사용하는 회로를 보여준다.
Claims (18)
- 기준클록과 기준전압을 발생하는 중앙 PLL; 국지사이트에 배치된 국지 클록발생회로; 그리고 상기 기준 클록을 운반하는 제1전도체와 상기 기준전압을 운반하는 제2전도체를 포함하며, 상기 중앙 PLL을 상기 기준클록과 상기 기준전압을 사용하여 상기 국지 클록발생회로에 연결하여 다수의 위상이동클록이 상기 국지사이트에 발생되게 하는 한세트의 전도체를 포함하는 IC칩상의 국지사이트에 다수의 위상이동클록을 발생시키는 장치.
- 제1항에 있어서, 상기 PLL이 상보적인 기준클록을 더욱 발생시키며 상기 한세트의 전도체가 상기 중앙 PLL로부터 상기 국지 클록발생회로에 상기 상보적인 기준클록을 운반하는 제3전도체를 더욱 포함함을 특징으로 하는 장치.
- 제2항에 있어서, 상기 기준전압으로부터 상보적인 기준 전압을 발생하기 위해 상기 국지사이트에 인접해 배치된 상보적인 전압 발생회로를 더욱 포함함을 특징으로 하는 장치.
- 제3항에 있어서, 상기 상보적인 전앙ㅂ발생회로가 부호 반전 증폭기를 포함함을 특징으로 하는 장치.
- 제2항에 있어서, 상기 중앙 PLL이 상기 기준 전압신호를 발생하기 위해 단위비율 증폭기를 포함함을 특징으로 하는 장치.
- 제2항에 있어서, 상기 국지 클록발생회로가 다수의 지연 단계를 포함하며 상기 다수의 지연단계 각각의 출력이 위상이동 클록을 나타냄을 특징으로 하는 장치.
- 제6항에 있어서, 상기 다수의 지연단계중 하나가 기준전압의 상보적인 비젼인 상보적인 기준전압에 의해 제어되는 제1p-채널장치 게이트를 갖는 제1p-채널장치; 위상이동클록을 출력하기 위해 상기 기준전압과 인버터 출력에 연결된 인버터 입력을 가지며, 상기 제1P-채널장치에 직렬로 연결된 인버터; 그리고 상기 기준전압에 의해 제어되는 제1n-채널장치 게이트를 가지며, 상기 인버터에 직렬로 연결된 제1n-채널장치를 포함함을 특징으로 하는 장치.
- 기준클록과 기준전압을 발생하기 위해 중앙 PLL을 제공하고; 국지사이트에 국지 클록발생회로를 제공하고; 그리고 상기 기준클록을 운반하는 제1전도체와 상기 기준전압을 운반하는 제2전도체를 포함하며, 상기 중앙 PLL을 상기 기준클록과 상기 기준전압을 사용하여 상기 국지 클록발생회로에 연결하여 다수의 위상이동클록이 상기 국지사이트에 발생되게 하는 한세트의 전도체를 상기 중앙 PLL과 상기 클록발생회로 사이에 연결시키는 단계로 이루어진 IC 칩상이 국지사이트에 다수의 위상이동클록을 발생하는 방법.
- 제1항에 있어서, 상기 중앙 PLL을 제공하는 상기 단계가 상보적 기준클록을 발생하기 위한 버퍼를 제공하는 단계를 포함하며, 상기 한 세트의 전도체가 상기 중앙 PLL로부터 상기 국지 클록발생회로로 상기 상보적 기준클록을 운반하는 제3전도체를 더욱 포함함을 특징으로 하는 방법.
- 제9항에 있어서, 상기 기준전압으로부터 상보적 기준전압을 발생하기 위해 상기 국지사이트 근처에 상보적 전압발생회로를 제공함을 특징으로 하는 방법.
- 제10항에 있어서, 상기 상보적 전압발생회로가 부호반전 증폭기를 포함함을 특징으로 하는 방법.
- 제9항에 있어서, 상기 중앙 PLL을 제공하는 상기 단계가 상기 기준전압 신호를 발생하기 위한 단위 비율 증폭기를 제공하는 단계를 포함함을 특징으로 하는 방법.
- 제9항에 있어서, 상기 국지 클록발생회로를 제공하는 상기 단계가 다수의 지연단계를 제공하는 단계를 포함하며 상기 다수의 지연단계 각각이 위상이동클록을 나타냄을 특징으로하는 방법.
- 제11항에 있어서, 다수의 지연단계를 제공하는 상기 단계가 상기 기준전압의 상보적 비젼인 상보적 기준 전압에 연결된 제1p-채널장치 게이트를 갖는 제1p-채널장치를 제공하고; 위상이동클록을 출력하기 위해 상기 기준전압과 인버터 출력에 연결된 인버터 입력을 갖는 인버터를 상기 제1p-채널장치에 연결하고; 그리고 상기 기준전압에 의해 제어된 제1n-채널장치 게이트를 갖는 제1n-채널장치를 상기 인버터에 직렬로 연결함을 포함하는 것을 특징으로 하는 방법.
- IC 칩상에 집중적으로 PLL을 위치시키고; 상기 집중적으로 위치된 PLL을 사용하여 기준클록 및 기준전압 신호를 발생시키고; 국지사이트에 국지 클록발생회로를 제공하고; 상기 집중적으로 위치한 PLL로부터 상기국지 클록발생회로로 상기 기준클록과 상기 기준전압신호를 제공하기 위해 상기 집중적으로 위치한 PLL을 상기 국지 클록발생회로로 연결시키는 제1전도체 세트로 상기 국지 클록 발생회로를 연결시키고; 그리고 상기기준클록과 상기 기준전압 신호에 반응하여 상기 국지 클록 발생회로를 사용하여 다수의 위상이동 클록을 국지사이트에서 국지적으로 발생시키는 것으로 이루어진 IC 칩상이 국지사이트에서 다수의 위상이동클록을 발생하는 방법.
- 제15항에 있어서, 상보적 전압 발생회로를 사용하여 기준 전압의 거울상인 상보적 기준전압을 발생시키고; 그리고 상기 국지 클록발생회로에 상기 상보적 기준전압을 입력으로서 제공하는 단계를 더욱 포함함을 특징으로 하는 방법.
- 제16항에 있어서, 상기 국지 클록 발생회로가 상기 기준 전압, 상기 상보적 기준전압, 및 상기 기준클록을 입력으로서 수신하여 위상이동클록을 출력하기 위한 지연단계를 포함하며, 상기 기준전압의 크기가 증가할때 상기 기준클록에 대한 상기 위상이동클록의 지연이 증가하며 상기 기준전압의 크기가 참소할 때 상기 기준클록에 대한 상기 위상이동클록의 지연이 감소하며, 상기 위상이동클록은 상기 기준클록의 주파수와 동일한주파수를 가짐을 특징으로 하는 방법.
- 기준클록 및 기준전압을 발생시키기 위해 제1위치에 배치된 PLL; 제2위치에 배치된 국지 클록 발생회로; 상기 PLL로부터 상기 국지 클록발생회로로 상기 기준클록을 제공하기 위해 상기 PLL과 상기 국지 클록발생회로에 연결된 제1전도체; 그리고 상기 PLL로부터 상기 국지 클록 발생회로로 상기 기준전압을 제공하기위해 상기 PLL과 상기 국지 클록 발생회로에 연결되는 제2전도체(상기 기준전압과 상기 기준클록에 반응하여상기 국지 클록 발생회로를 사용하여 상기 제2위치에서 상기 다수의 위상 이동클록이 발생됨을 특징으로 함)로이루어진 IC 상에 다수의 위상이동클록을 발생하는 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/449,355 US5528638A (en) | 1995-05-24 | 1995-05-24 | Multiple phase shifted clocks generation using a minimal set of signals from a PLL |
| US08/449,355 | 1995-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043535A true KR960043535A (ko) | 1996-12-23 |
| KR100353903B1 KR100353903B1 (ko) | 2003-01-06 |
Family
ID=23783853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960017584A KR100353903B1 (ko) | 1995-05-24 | 1996-05-23 | 최소한의위상로크루프신호집합을사용하여다중위상이동클록을발생하는방법및장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5528638A (ko) |
| JP (1) | JPH08330948A (ko) |
| KR (1) | KR100353903B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702306B1 (ko) * | 2005-11-09 | 2007-03-30 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067335A (en) * | 1996-08-02 | 2000-05-23 | Silicon Systems, Inc. | Read channel IC for dual PLL solution |
| US7120203B2 (en) * | 2002-02-12 | 2006-10-10 | Broadcom Corporation | Dual link DVI transmitter serviced by single Phase Locked Loop |
| WO2005064434A1 (en) * | 2003-12-19 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Integrated circuit clock distribution |
| US7590210B2 (en) * | 2004-09-13 | 2009-09-15 | Nortel Networks Limited | Method and apparatus for synchronizing internal state of frequency generators on a communications network |
| JP2006170894A (ja) * | 2004-12-17 | 2006-06-29 | Nec Electronics Corp | 半導体装置およびクロック生成装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105910A (ja) * | 1988-10-14 | 1990-04-18 | Hitachi Ltd | 論理集積回路 |
| US4926447A (en) * | 1988-11-18 | 1990-05-15 | Hewlett-Packard Company | Phase locked loop for clock extraction in gigabit rate data communication links |
| US5119045A (en) * | 1990-05-07 | 1992-06-02 | Ricoh Company, Ltd. | Pulse width modulation circuit |
-
1995
- 1995-05-24 US US08/449,355 patent/US5528638A/en not_active Expired - Fee Related
-
1996
- 1996-05-23 KR KR1019960017584A patent/KR100353903B1/ko not_active IP Right Cessation
- 1996-05-24 JP JP8152969A patent/JPH08330948A/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702306B1 (ko) * | 2005-11-09 | 2007-03-30 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100353903B1 (ko) | 2003-01-06 |
| US5528638A (en) | 1996-06-18 |
| JPH08330948A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW278152B (en) | A design method of clock generating circuit and pll circuit and semi-conductor device combined with clock generating circuit | |
| KR940010463A (ko) | 저(low)전압 전력 공급원상에서 동작하는 전하 펌프 | |
| KR920001518A (ko) | 반도체 집적회로 | |
| EP0969350A3 (en) | Clock switching circuit | |
| DE60107319D1 (de) | Polyphasenfilter in integrierter Siliziumschaltkreis-Technologie | |
| EP0431761A3 (en) | Cmos clock generator | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR960043535A (ko) | 최소한의 위상로크루프 신호집합을 사용하여 다중 위상이동 클록을 발생하는 방법 및 장치 | |
| KR840007185A (ko) | 다중동기장치 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| TW359823B (en) | Clocking scheme | |
| GB2214019A (en) | A distributed precharge wire-or bus | |
| TW359936B (en) | Clock generator | |
| KR920007353A (ko) | 위상 검출기 | |
| KR970063025A (ko) | 엘시디(lcd) 모듈의 직류 충력 예방 방법 | |
| KR960003101A (ko) | 단일 전원 차동 회로 | |
| JP2004259285A (ja) | クロックツリー合成装置及び方法 | |
| KR970049299A (ko) | 전원공급장치의 동작 제어회로 | |
| KR910017772A (ko) | 전자식 인버터의 주파수 제어 방법 및 장치 | |
| KR970077954A (ko) | 고속가변 발진방법과 회로 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR970013740A (ko) | 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 | |
| KR960043509A (ko) | 시스템 클럭 발생기 | |
| KR19990030378U (ko) | 주파수 분주 장치 | |
| KR950010355A (ko) | 동기 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070906 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |