KR960042963A - 반도체 소자의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법이 개시된다.

본 발명은 일차 건식식각 지역에 층간 절연막보다 선택적 식각비가 큰 물질을 채운후 이차 습식식각을 실시하여 측방향 식각보다 수직적 식각 속도가 빠르게 함으로써, 콘택홀 상부의 면적이 종래의 기술을 사용한 콘택홀의 상부 면적과 같게 유지하면서 더욱더 깊은 지역까지 단차를 완화할 수 있어, 후 공정의 금속막 중착시 스텝커버리지를 향상시킬 수 있으며, 충분한 공정마진을 확보할 수 있다.

Description

반도체 소자의 콘택홀 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1A 내지 1F도는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도.

Claims (8)

1. 반도체 소자의 콘택홀 형성방법에 있어서, 콘택홀 마스크를 사용한 리소그라피 공정에 의해 형성된 제1포토레지스트 패턴을 식각 마스크로 한 건식식각공정으로 하부층상에 형성된 층간 절연막을 예정된 깊이만큼 식각하므로, 이로 인하여 상기 층간 절연막에 제1홈이 형성되는 단계와, 상기 제1포토레지스트 패턴을 제거한 후, 상기 제1홈내에 상기 층간 절연막보다 선택적 식각비가 큰 물질을 채우는 단계와, 상기 제1포토레지스트와 동일한 제2포토레지스트 패턴을 상기 층간 절연막상에 형성한 후, 선택적 식각비가 큰 물질로 채워진 상기 제1홈을 습식식각공정에 의해 식각하므로, 이로 인하여 제2홈이 형성되는 단계와, 상기 제2포토레지스트 패턴을 다시 식각 마스크로 한 건식식각공정으로 상기 층간 절연막을 상기 하부층이 노출될 때까지 식각하여 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 한 반도체 소자의 콘택홀 형성방법.
2. 제1항에 있어서, 상기 하부층은 실리콘 기판, 폴리실리콘층 및 금속층중 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
3. 제1항에 있어서, 상기 건식식각공정은 CF₃또는 CF₄용액을 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
4. 제1항에 있어서, 상기 습식식각공정은 HF 또는 BOE 용액을 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
5. 제1항에 있어서, 상기 제1홈은 그 식각 깊이가 상기 층간 절연막의 전체 두께에 대하여 10%부터 100%까지 형성되는 것을 특징으로 한 반도체 소자의 콘택홀 형성방법.
6. 제1항에 있어서, 상기 제1홈내에 채워지는 물질은 PSG인 것을 특징으로 하는 한 반도체 소자의 콘택홀 형성방법.
7. 제1항에 있어서, 상기 제1홈내에 채워지는 물질은 BPSG인 것을 특징으로 한 반도체 소자의 콘택홀 형성방법.
8. 제1항에 있어서, 상기 제1홈내에 채워지는 물질은 SOG인 것을 특징으로 하는 한 반도체 소자의 콘택홀 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.